触发器的电路结构与工作原理演示文稿.pptVIP

* 基本RS触发器存在的问题： 由与非门组成的基本RS触发器可以实现记忆元件的功能，但是当RS端从“00”变化到“11”时，触发器的下一个状态不能确定，在使用中要加以约束，给使用带来不便。 由或非门组成的基本RS触发器同样存在这一问题。因此，要对触发器的输入加以控制。 实际应用的触发器是电平型或脉冲型触发器，电路的抗干扰能力差。 5.1.1 基本RS触发器 数字系统中常要求所有触发器在时钟脉冲 CP的控制下同时触发翻转。 * 5.1.2 同步RS触发器 逻辑符号 电路结构 1、电路结构及逻辑符号 电路结构：由基本RS触发器和时钟脉冲控制门电路组成。 数字系统中常要求所有触发器在时钟脉冲 CP的控制下同时触发翻转。 * 5.1.2 同步RS触发器 逻辑符号 电路结构 1、电路结构及逻辑符号 电路结构：由基本RS触发器和时钟脉冲控制门电路组成。 数字系统中常要求所有触发器在时钟脉冲 CP的控制下同时触发翻转。 CP由0变1 D D D D D D 在CP脉冲的上升沿到来时，触法器的状态改变，且与D信号相同 SD=RD =1 2、工作原理 5.1.4 边沿触发器 一、 维持阻塞D触发器 当前第62页\共有90页\编于星期六\18点 2、工作原理 SD=RD =1 CP=1 D D 1 若Q3=0， Q4=1 0 1 1 0 置0维持线， 置1阻塞线 1 0 1 5.1.4 边沿触发器 一、 维持阻塞D触发器 当前第63页\共有90页\编于星期六\18点 2、工作原理 CP=1 D D 1 若Q3=1， Q4=0 1 0 0 置1维持线 1 1 SD=RD =1 1 5.1.4 边沿触发器 一、 维持阻塞D触发器 置0阻塞线 可见，维持—阻塞触发器是利用了维持线和阻塞线，将触发器的触发翻转控制在CP上跳沿到来的一瞬间，并接收CP上跳沿到来前一瞬间的D信号。维持—阻塞触发器因此而得名。 当前第64页\共有90页\编于星期六\18点 3、触发方式 维持阻塞D触发器在CP脉冲的上升沿产生状态变化，属上升沿 触发方式。其次态取决于CP脉冲上升沿到达前瞬间D端的信号。 5.1.4 边沿触发器 逻辑符号 一、 维持阻塞D触发器 当前第65页\共有90页\编于星期六\18点 4、 逻辑功能 逻辑功能表 0 0 0 0 1 0 1 0 1 1 1 1 特性方程 Qn+1=D 状态转换图 D 5.1.4 边沿触发器 一、 维持阻塞D触发器 当前第66页\共有90页\编于星期六\18点 工作波形 D 触发器的逻辑功能表 D 0 0 0 0 1 0 1 0 1 1 1 1 维持阻塞D触发器状态变化产生在时钟 脉冲的上升沿，其次态决定于该时刻前 瞬间输入信号D。 5.1.4 边沿触发器 一、 维持阻塞D触发器 当前第67页\共有90页\编于星期六\18点 二、 由传输门组成的CMOS主从D触发器 逻辑符号 用CMOS逻辑门和CMOS传输门组成的主从D触发器。图中，G1、G2和TG1、TG2组成主触发器，G3、G4和TG3、TG4组成从触发器。CP和为互补的时钟脉冲。由于引入了传输门，该电路虽为主从结构，却没有一次变化问题，具有边沿触发器的特性。 5.1.4 边沿触发器 1．电路结构 当前第68页\共有90页\编于星期六\18点 二、 由传输门组成的CMOS主从D触发器 逻辑符号 2.工作原理： (1) CP正跳变后： TG1导通，TG2截止——输入信号D 送入主触发器Q，。 TG3截止，TG4导通——从触发器维持在原来的状态不变。 5.1.4 边沿触发器 当前第69页\共有90页\编于星期六\18点 二、 由传输门组成的CMOS主从触发器 逻辑符号 2.工作原理： (2) CP负跳变后： TG1截止，TG2导通——主触发器维持原态不变。 TG3导通，TG4截止——主触发器的状态送入从触发器使Q状态变化。 5.1.4 边沿触发器 可见，该触发器是在利用4个传输门交替地开通和关闭将触发器的触发翻转控制在CP下跳沿到来的一瞬间，并接收CP下跳沿到来前一瞬间的D信号。 当前第70页\共有90页\编于星期六\18点 3. 由传输门组成的CMOS主从触发器 （2） D触发器的逻辑功能 逻辑功能表 D 0 0 0 0 1 0 1 0 1 1 1 1 特性方程 Qn+1=D 状态转换图 触发方式：在CP高电平期间存储信号，CP的负跳沿触发翻转. 5.1.4 边沿触发器 当前第71页\共有90页\编于星期六\18点 （2