计算系统基础数字逻辑电路演示文稿.pptVIP

译码器n=2 在输入A和B的四种可能的组合中，在任意时刻，只有一个输出为1 当前第30页\共有78页\编于星期一\14点 译码器 n=2 A B C1 C2 C3 C4 0 0 1 0 0 0 0 1 0 1 0 0 1 0 0 0 1 0 1 1 0 0 0 1 C1 C2 C3 C4 当前第31页\共有78页\编于星期一\14点 多路选择器 多路选择器的功能就是选择一个输入连接到输出 由选择信号决定由哪个输入连接到输出 一般说来，一个多路选择器由n条选择线和2n个输入组成 当前第32页\共有78页\编于星期一\14点 多路选择器n=1 当前第33页\共有78页\编于星期一\14点 多路选择器n=2 4-1 选择器: 取决于S的值（00, 01, 10, 11），输出为A,B, C或D的值 当前第34页\共有78页\编于星期一\14点 多路选择器 n=1 当前第35页\共有78页\编于星期一\14点 全加法电路 两个n位操作数的某一列进行二进制加法 真值表 当前第36页\共有78页\编于星期一\14点 全加法电路 当前第37页\共有78页\编于星期一\14点 两个4位二进制数的加法电路 图7.13的电路 图7.13的电路 图7.13的电路 图7.13的电路 0 A0 B0 S0 C1 S1 C2 A1 B1 S2 C3 A2 B2 A3 B3 S3 C4 当前第38页\共有78页\编于星期一\14点 可编程逻辑阵列 可编程逻辑阵列（Programmable Logic Array，PLA） 可以实现任意逻辑函数的通用组件 由一组与门（被称为与阵列），以及其后的一组或门（被称为或阵列）组成 对于有n个输入的逻辑函数，PLA将包括2n个与门，每个与门有n个输入 通过对与门的输出与或门的输入连接进行编程，来实现希望实现的逻辑函数 当前第39页\共有78页\编于星期一\14点 逻辑完备性 逻辑完备性（logical completeness） 任意逻辑函数都可以通过一个PLA来实现，而PLA只由与门、或门和非门组成 对于任意逻辑函数，只要提供足够多的与门、或门、非门，就可以实现 门集合{与、或、非}在逻辑上是完备的 不需要使用任何其他种类的门就可以实现任何一个真值表的电路 当前第40页\共有78页\编于星期一\14点 可编程逻辑阵列n=3 如果用A、B、C分别表示ai，bi和carryi，用X表示Si，用Y表示Ci+1，如何连接，就可以得到全加法器电路？ 当前第41页\共有78页\编于星期一\14点 可编程逻辑阵列 使用PLA实现逻辑函数，不需要任何其他种类的门就可以实现，但是门的数目可能很大 当前第42页\共有78页\编于星期一\14点 PLA PLA实现描述为： A B S C 0 0 0 0 0 1 0 0 1 0 0 1 1 1 0 1 0 0 1 0 0 1 1 1 1 0 1 0 1 1 1 1 S C 当前第43页\共有78页\编于星期一\14点 PLA PLA实现描述为： A B S C 0 0 0 0 0 1 0 0 1 0 0 1 1 1 0 1 0 0 1 0 0 1 1 1 1 0 1 0 1 1 1 1 只需要2个与门和一个或门！ 当前第44页\共有78页\编于星期一\14点 逻辑函数表示 逻辑函数可以被表示为 真值表 逻辑表达式 逻辑电路 当前第45页\共有78页\编于星期一\14点 基本存储元件 译码器、多路选择器和全加法器：不能存储信息的逻辑结构 能够存储信息的逻辑结构 R-S锁存器 门控D锁存器 寄存器 当前第46页\共有78页\编于星期一\14点 R-S锁存器 工作原理： R：“reset” or “clear” S： “set” “静止状态”，S=R=1 当前第47页\共有78页\编于星期一\14点 S=0， R=1 存储1 0 1 1 1 0 0 S=1， R=1，a的值不变——存储1 1 1 1 1 0 0 当前第48页\共有78页\编于星期一\14点 S=1， R=0 存储0——清空 1 0 0 0 1 1 S=1， R=1，a的值不变——存储0 1 1 0 0 1 1 当前第49页\共有78页\编于星期一\14点 R-S锁存器 R = S = 1 静止状态 S = 0, R=1 设置为1 R = 0, S = 1 设置为0 R = S = 0 取决于组成门的晶体管的电子特性而不是取决于被操作的逻辑值 当前第50页\共有78页\编于星期一\14点 门控D锁存器 对R-S锁存器何时设置、何时清空进行控制 两个输入: D (data) 和 WE (write enable) WE = 1, 输出 = D S = NOT(D), R = D WE = 0,