第8章(3)第2节门电路及第3节组合逻辑电路的分析和设计.pptVIP

MOS管的四种基本类型 G S D N 沟道耗尽型 G S D N 沟道增强型 当前第31页\共有55页\编于星期六\13点 G S D P 沟道增强型 G S D P 沟道耗尽型 在数字电路中，多采用增强型。 当前第32页\共有55页\编于星期六\13点 当前第33页\共有55页\编于星期六\13点 当前第34页\共有55页\编于星期六\13点 2、CMOS反相器工作原理 PMOS管 NMOS管 CMOS电路 VDD T1 T2 vI vO （1）电路结构 当NMOS管和PMOS管成对出现在电路中，且二者在工作中互补，称为CMOS管。 当前第35页\共有55页\编于星期六\13点 （a）结构示意图 （b）电路图 CMOS反相器 电路结构 Sp GP Dp DN GN SN 当前第36页\共有55页\编于星期六\13点 A uI Y uO VDD S G D D G S B VP VN B A uI Y uO VDD S G D D G S B VP VN B 构成互补对称结构 要求VDD UGS(th)N +｜UGS(th)P｜且 UGS(th)N =｜UGS(th)P｜ 增强型 NMOS 管开启电压 A uI Y uO VDD B VP VN B PMOS管衬底接最高电位. 增强型 PMOS 管开启电压 （2）CMOS 非门的工作原理 增强型 NMOS 管 (驱动管) 增强型 PMOS 管(负载管) NMOS 管衬底接最低电位。 Sp GP Dp DN GN SN 当前第37页\共有55页\编于星期六\13点 VDD TP TN vI vO vI=0（低电平） 截止 vo=“１” 导 通 Sp GP Dp DN GN SN 当前第38页\共有55页\编于星期六\13点 vI=1(高电平VDD) VDD T1 T2 vI vO 导通 vo=“０” 截止 静态下，无论vI是高电平还是低电平，T1、T2总有 一个截止，因此CMOS反相器的静态功耗极小。 Sp GP Dp DN GN SN 当前第39页\共有55页\编于星期六\13点 1、概述 门电路是用以实现逻辑运算的电子电路，与已经讲过的逻辑运算相对应。 常用的门电路在逻辑功能上有与门、或门、非门、与非门、或非门、与或非门、异或门等。 正逻辑：高电平表示逻辑1、低电平表示逻辑0。 负逻辑：高电平表示逻辑0、低电平表示逻辑1。 获得高、低电平的基本方法：利用半导体开关元件的 导通、截止（即开、关）两种工作状态。 当前第1页\共有55页\编于星期六\13点 2、获得高低电平的方法及高电平和低电平的含义 当前第2页\共有55页\编于星期六\13点 高电平和低电平为某规定范围的电位值，而非一固定值。 1 0 高电平 低电平 0 1 高电平 低电平 正逻辑体制 负逻辑体制 当前第3页\共有55页\编于星期六\13点 3、半导体二极管的开关特性 Ui0.5V时，二极管导通。 Ui0.5V时，二极管截止，iD=0。 I F 0.7 1 i D ( mA ) u D (V) 伏安特性 U BR 0 Ui0.7V时，二极管截止，iD=0 Ui0.7V时，二极管导通 当前第4页\共有55页\编于星期六\13点 ui＝0V时，二极管截止，如同开关断开， uo＝0V。 当前第5页\共有55页\编于星期六\13点 ui＝5V时，二极管导通，如同0.7V的电压源， uo＝4.3V。 当前第6页\共有55页\编于星期六\13点 2.1二极管与门 Y=A·B A B Y 二、基本逻辑门电路 当前第7页\共有55页\编于星期六\13点 2.2 二极管或门 Y=A+B 当前第8页\共有55页\编于星期六\13点 uI 很小，使 uBE ＜ Uth时，三极管截止，iB ≈ 0，三极管工作于截止状态，C、E之间不导通。 三极管为什么能用作开关？怎样控制它的开和关？ IC(sat) uCE UCE(sat) O iC M N T 临界饱和线 饱 和 区 放大区 截止区 uI=UIL uBE + - 2.3 三极管非门 当前第9页\共有55页\编于星期六\13点 三极管的开关作用及其条件 　　当输入 uI 为高电平，使iB ≥ IB(sat)时，三极管饱和。 uBE ? UCE(sat) ? 0.3 V ? 0，C、E 间相当于开关合上。 IC(sat) uCE UCE(sat) O iC M N T 临界饱和线 饱 和 区 放大区 截止区 uI=UIL uBE + - 当前第10页\共有55页\编于星期六\13点 非门电路 0 1 1 0 Y A 非逻辑