分立器件并联型叠层母排均流分析及优化设计.pdfVIP

2023 年 4 月 电 工 技 术 学 报 Vol.38 No. 8 第 38 卷第 8 期 TRANSACTIONS OF CHINA ELECTROTECHNICAL SOCIETY Apr. 2023 DOI: 10.19595/ki.1000-6753.tces.220871 分立器件并联型叠层母排均流分析及优化设计 1 1 1,2 1 1 於少林 张 兴 王佳宁 周伟男 黄耀东 （1. 可再生能源接入电网技术国家地方联合工程实验室（合肥工业大学） 合肥 230009 2. 合肥综合性国家科学中心能源研究院 合肥 230088 ） 摘要 并联应用SiC MOSFET 是一种适应大功率变流场景的有效方案，但是容易出现器件电 流不均衡现象。该文根据一款分立器件并联型逆变器出现的静态不均流问题，在建立的寄生参数 模型基础上分析寄生参数差异性对于并联均流的影响，指出影响静态均流的关键因素。同时分析 交流母排汇流点位置对于静态寄生参数的影响，提出一种定位真实汇流点的方法，从而可以准确 提取静态寄生参数。最后探究路径间的耦合效应对于等效寄生电感的影响，通过调整交流母排汇 流点匹配路径的自感和互感，实现等效寄生参数的均衡性。基于此，对该叠层母排进行优化设计， 最终的实验结果表明，优化后的叠层母排极大地改善了静态均流，验证了该优化设计方案的有 效性。 关键词：分立器件 并联型 叠层母排 寄生参数 中图分类号：TM46 及导通后的静态电流不均衡[11] 。除了器件自身参数 0 引言 如通态电阻以及阈值电压存在的分散性[12-13] ，外电 由于碳化硅（Silicon Carbide, SiC ）晶元技术尚 路寄生参数的非对称设计也是影响器件均流的重要 未很成熟，单个 SiC 金属-氧化物-半导体场效应晶 原因[14-15] 。由于SiC 功率器件具有更快的开关速度， 体管（Metal-Oxide-Semiconductor Field Effect Transi- 其对外电路寄生参数将更为敏感[16-17] 。随着器件封 stor, MOSFET ）的载流能力较弱，为了适应大功率 装技术的成熟，加之厂商的严格把控，同一批次器 电能变换的应用场景，需要并联使用多个 SiC 件的分散性不会很大。因此，聚焦于外电路的对称 [1] [2-3] 性设计，实现并联支路寄生参数的均衡，是确保分 MOSFET 。多芯片并联大功率模块 、并联使用 [4-5] [6-7] 立器件并联均流的关键。 小功率模块 以及并联使用分立器件 是从器件 类型角度来讲的三种常规方案。目前，相比于 SiC 在中大功率电力电子变流装置中，通常采用叠 功率模块，TO247 封装形式的分立器件大多基于标 层母排作为母线电容和功率器件的互连载体，从而 准封装、工艺成熟、优良品率高且产量大。因此， 使主功率回路具备高电流承载能力、低回路寄生电 在器件价格上，分立器件每安培的成本比模块小很 感等优点[18-20] 。目前已有大量文献对叠层母排的低 多[8-9] 。另外，分立器件并联型方案可通过增减并联 电感结构进行了研究，主要聚焦在通过合理的结构 器件数目实现功率的灵活扩展[7] 。综上所述，围绕 设计[21] 、器件布局[22-23] 来实现较低的换流回路电 成本、器件资源以及功率灵活扩展性等角度，采用 感，从而降低器件关断时的电压应力。此外，也有 SiC 分立器件并联型方案搭建主电路具备一定优势。 文献针对电路拓扑在不同开关序列下的各换流回