GPS接收机跟踪环路协处理器设计的中期报告.docxVIP

GPS接收机跟踪环路协处理器设计的中期报告 背景： 随着全球定位系统（GPS）在航空、航海、陆地交通和安全、军事等领域的广泛应用，人们对GPS接收机的要求越来越高。在GPS接收中，跟踪环路是非常重要的一个部分，它主要负责接收、解算、跟踪卫星信号，并将其转化为定位信息。为了提高GPS接收机的性能和精度，跟踪环路的设计显得尤为重要。本项目旨在设计一个高性能的跟踪环路协处理器。 目标： 设计一个能实现高效、高精度GPS信号跟踪的协处理器。 设计思路： 跟踪环路是GPS接收机中比较重要的一个模块，主要用于跟踪卫星信号，并对其进行解算，从而得到位置、速度等信息。跟踪环路由两个主要部分组成，即代码跟踪环路和载波跟踪环路。其中，代码跟踪环路主要用于跟踪卫星码片，其输入为接收到的GPS信号，输出为码差；载波跟踪环路主要用于跟踪卫星载波，其输入为接收到的GPS信号，输出为载波相位误差。在本项目中，我们将主要关注代码跟踪环路的设计。 当前，大多数GPS接收机的跟踪环路使用数字信号处理器（DSP）或通用处理器（GPP）进行实现，但由于这些处理器的通用性，其处理速度和功耗并不占优势。因此，本项目采用了一种新型的跟踪环路协处理器设计思路，即使用专用硬件加速器进行跟踪环路计算。该设计思路不仅能够提高计算速度和功耗效率，还能够深度优化跟踪环路算法。 具体实现步骤： 1. 确定跟踪算法：本项目采用基于鉴相环（PLL）算法的跟踪算法。该算法计算简单，精度较高，适合硬件实现。 2. 设计硬件加速器：根据跟踪算法，设计专用硬件加速器，用于加速跟踪环路的计算，减少功耗。 3. 实现FPGA原型：将硬件加速器设计结果在FPGA上实现，并结合实际GPS信号进行测试。根据测试结果，对加速器进行调优，进一步提高跟踪精度和速度。 4. 接入软件接口：将硬件加速器接入到GPS接收机的软件体系中，完成与软件的协同，实现GPS信号的跟踪和定位。 预期结果： 设计一个高效、高精度的GPS信号跟踪协处理器，并将其应用于GPS接收机系统中，提高GPS接收的性能和精度。