第四章VerilogHDL《电子设计自动化EDA》.pptxVIP

第四章（第8讲） Verilog HDL amxu@home.swjtu.edu.cn 2008-9-1EDA技术与DE2实践2本章概要：本章介绍硬件描述语言Verilog HDL的语言规则、数据类型和语句结构，并介绍最基本、最典型的数字逻辑电路的Verilog HDL描述，作为Verilog HDL工程设计的基础。 知识要点： （1）Verilog HDL设计模块的基本结构； （2）Verilog HDL的语言规则； （3）用Verilog HDL实现各种类型电路及系统设计的方法； （4）Verilog HDL设计流程。 2008-9-1EDA技术与DE2实践3教学安排：本章教学安排8学时。通过本章的学习，使同学们熟悉Verilog HDL设计模块的基本结构和Verilog HDL的语言规则，进而掌握Verilog HDL的编程方法，并使读者在第2章学习的基础上，进一步掌握EDA技术的Verilog HDL文本输入设计法。 2008-9-1EDA技术与DE2实践44.2.9 编译指令所有的Verilog HDL编译指令均以反引号“‘”开头（如‘timescale），编译指令用于在EDA工具软件对 Verilog HDL源程序代码编译时，指定进行某种操作