原创力文档- 16
- 0
- 约1.32万字
- 约 13页
- 2023-09-16 发布于四川
- 举报
本发明涉及一种抗单粒子辐射加固VDMOS器件结构；针对现有设计往往只关注于VDMOS器件的某一种抗单粒子能力的提升，并且一些加固技术会使得VDMOS器件的电学特性产生明显退化的问题；包括衬底和位于衬底上方的外延层；高K栅介质层位于外延层的上方中部，多晶硅栅位于高K栅介质层的上方；倒掺杂体区位于外延层内上表面的两侧，源区位于外延层内上表面且位于倒掺杂体区内，倒掺杂体区和源区分布在多晶硅栅两侧，两者横向结深之差形成沟道，接触区位于外延层内的上表面且位于倒掺杂体区内，并与源区邻接，源极金属接触位于接触
(19)国家知识产权局
(12)发明专利申请
(10)申请公布号 CN 116759456 A
(43)申请公布日 2023.09.15
(21)申请号 202310940615.1
(22)申请日 2023.07.28
(71)申请人 西安电子科技大学
地址 7100
文档评论（0）