《单片机技术应用》课件——第二章 MCS-51系列单片机的结构和原理.pptVIP

MCS－51单片机的硬件结构（2） P0结构与运作 图2.10画出了P0口的某位P0.X（X=0、1…6、7）的结构图。 P0口的位电路结构由以下几个部分组成： 1个输出锁存器，用于进行输出数据的锁存； 2个三态输入缓冲器，分别用于锁存器和引脚数据的输入缓冲； 1个多路开关MUX，它的一个输入来自锁存器，另一个输入是地址/数据信号的反相输出。在控制信号的的控制下能实现对锁存器输出端和地址/数据线之间的切换； 由两只场效应管组成的输出驱动电路。 P1结构与运作 P1口的位结构如图2.11所示。P1口是一个准双向口，只作通用输入/输出口使用。除了无多路开关MUX之外，其输出驱动部分也与P0口不同 P1口的位电路结构由以下几个部分组成： 一个数据输出锁存器，用于输出数据的锁存； 两个三态输入缓冲器，BUF1用于读锁存器，BUF2用于读引脚； 数据输出驱动电路，由场效应管VT和片内上拉电阻R组成。 P2 结构与运作 从图2.12中可见，P2口的位结构比P1口多了一个多路开关MUX。 P2口的位电路结构由以下几个部分组成： 一个数据输出锁存器，用于输出数据的锁存； 两个三态输入缓冲器，BUF1用于读锁存器，BUF2用于读引脚； 一个多路开关MUX，它的一个输入来自锁存器的Q端，另一个输入来自内部地址的高8位； 数据输出驱动电路由非门M，场效应管VT和片内上拉电阻R组成。 P3 结构组成 P3口是双功能8位输入/输出口，内部结构中增加了第二输入/输出功能，如图2.13所示。 P3口的位电路结构由以下几个部分组成： 一个数据输出锁存器，用于输出数据的锁存； 3个三态输入缓冲器，BUF1用于读锁存器，BUF2、BUF3用于读引脚和第二功能数据的缓冲输入； 数据输出驱动电路，由与非门M，场效应管VT和片内上拉电阻R组成。 时间的单位换算 1秒=1000毫秒(ms) 1毫秒=1／1,000秒(s) 1秒=1,000,000 微秒(μs) 1微秒=1／1,000,000秒(s) 1秒=1,000,000,000 纳秒(ns) 1纳秒=1／1,000,000,000秒(s) 1秒=1,000,000,000,000 皮秒(ps) 1皮秒=1／1,000,000,000,000秒(s) C=0 ? VCC (1) P0口用作通用I/O口 控制信号C=0，MUX与锁存器的 端接通，与门输出为0，T1截止，输出驱动级就工作在需外接上拉电阻的漏极开路方式。 ① P0口用作输出口 0 1 1 0 0 1 ② P0口用作输入口 方式1：读引脚。CPU在执行“MOV”类输入指令时(如：MOV A , P0)，内部产生的操作信号是“读引脚”。P0.X引脚上的数据经过缓冲器2读入到内部总线。注意，在读引脚时，必须先向电路中的锁存器写入1（准双向口），使T2截止，P0.X引脚处于悬浮状态，可作为高阻抗输入。 方式2：读锁存器。CPU在执行“读-改-写”类输入指令时(如：ANL P0, A )，内部产生的操作信号是“读锁存器”，锁存器中的数据经过缓冲器1送到内部总线，然后与A的内容进行逻辑“与”，结果送回P0的端口锁存器并出现在引脚。除了MOV类指令外，其他的读口操作指令都属于这种情况。 (2) P0口用作地址/数据总线 MUX将地址/数据线与T2接通，同时与门输出有效。 若地址/数据线为1，则T1导通，T2截止，P0口输出为1；反之T1截止，T2导通，P0口输出为0。 当数据从P0口输入时，读引脚使三态缓冲器2打开，端口上的数据经缓冲器2送到内部总线。 C=1 （3）P0口小结 ① P0口既可作地址/数据总线使用，也可作通用I/O口使用。当P0口作地址/数据总线使用时，就不能再作通用I/O口使用了。 ② P0口作I/O口使用时，输出级属漏极开路，必须外接上拉电阻，才有高电平输出。 ③ P0口作输入口读引脚时，应先向锁存器写1，使T2截止，不影响输入电平。 2. P1口 P1口是唯一的单功能口，仅能作为通用I/O口使用。由于在其输出端接有上拉电阻，故可以直接输出而无需外接上拉电阻。 同P0口一样，当作输入口时，必须先向锁存器写“1”，使场效应管T截止。 3. P2口 图中的控制信号C决定转换开关MUX的位置：当C=0时，MUX拨向下方，P2口为通用I/O口；当控制信号C=1时，MUX拨向上方，P2口作为地址总线使用。 在实际应用中，P2口通常作为高8位地址总线使用。 4. P3口 P3口用作通用I/O口时，第二输出功能信号W=1，P3口的每一位都可定义为输入或输出，其工作原理同P1口类似。 在真正的应用电路中，P3口的第