PXIe资料汇总整理.docxVIP

PXIe资料汇总 物理结构 PXIe国际规范的3U机箱母座物理接口中，PXI 联盟 命名Peripheral Modules为XJ3 和XJ4接口，相应公座称为XP3、XP4。生产制造厂商中德国ENRI较多被使用，型号对应情况：XJ3 - ENRI 973028 ；XJ4 - ENRI 214443；XP3 - ENRI 973027；XP4 - ENRI 224057。 PXIe母座底面图 PXIe母座侧面图 接口定义 2.1 概述 根据PXI联盟定义3U 机箱中Peripheral Modules 的XJ3和XJ4硬件接口定义如下所示： 2.2 XP3/XJ3 1PETp0~7/1PETn0~7/1PERp0~7/1PERn0~7 数据差分线收发各八组[1]，p56，CompactPCI Express中PET和PER命名规则与PCI Express相反，按外设板连接器为准，PET信号（如A5/B5）方向是从外设到系统，PER（如C5/D5）方向是从系统到外设。电容耦合发生在发射侧[3]，p64。 RefClk± 100M差分时钟，该信号由backplane提供作为module的PCIe工作时钟。该信号不是星型信号，各个slot间RefClk±相位不一致。信号性质为LVPECL，可在外设侧电容耦合转换为其他电