专用集成电路设计-全套PPT课件.ppt

可编程互连PI 5.5 FPGA设计 系统规范 模块设计 设计输入 功能仿真 综合 布局布线 时序验证 配置下载 系统设计规范 HDL描述、IP核 HDL描述、IP核 时序/面积/功耗约束 布局布线约束 I/O引脚分配 静态时序分析 反标注文件(.sdf) 下载位流文件 FPGA的设计流程 5.5 FPGA设计 第六章 全定制电路设计 优点：设计灵活性好、高速高性能、面积小、成本低； 缺点：设计周期长、费用高、只用于大批量设计。 6.1 全定制设计与半定制的主要区别 图6.1 全定制设计主要步骤 VLSI设计的Top-Down方法； 层次性： 模块化： 规则性：尽量使用标准件。 局部性：整体连线尽可能少。 手工参与：单元电路版图最优化。 6.2 全定制设计的结构化设计特征 PLD的表示方法： 缓冲器、与门表示、连接方式。 连接方式：可编程连接、硬连接、无连接。 可编程器件的编程原理 5.4 可编程逻辑器件设计 一次性编程器件：肖特基栅二极管和合金 熔丝图 实际电路图 等效电路图 5.4 可编程逻辑器件设计 5.4 可编程逻辑器件设计 5.4 可编程逻辑器件设计 5.4 可编程逻辑器件设计 5.4 可编程逻辑器件设计 PAL16L8结构 5.4 可编程逻辑器件设计 PAL16R8结构 5.4 可编程逻辑器件设计 使用CMOS代替TTL