十路抢答器实验报告.docVIP

十路抢答器实验报告 09电子B 鄢志伟 0915212024 设计方案选取与论证 对于多路抢答器的设计方案有很多，倒计时部分主要方案为由NE555产生1s的脉冲配合74ls192减计数。主要是抢答部分设计的不同。本实验采用的方案为： 抢答器部分由74HC148优先编码器编码器进行编码，CD4511译码，74LS74的D触发器控制译码器锁存端。尽管从理论上优先编码器对各路信号的优先级别有所不同，但实际上抢答时间的同时性不可能精确到ns的数量级。所以调试电路时，时序问题要考虑清楚。 原理框图： 抢答按钮蜂鸣器数码显示译码器电路 抢答按钮蜂鸣器 数码显示 译码器电路 主持人开关报警电路锁存器 主持人开关 报警电路 锁存器 数码显示译码器电路减数电路定时电路 数码显示 译码器电路 减数电路 定时电路 单元电路设计 1、抢答部分电路：该部分电路主要就是编码、译码、抢答锁存报警，而抢答锁存报警则为电路核心。各路开关均为四脚按键开关，在正常工作状态下，任意按下一路按键，在74ls148的输入端编码，由于74ls148在编码状态下时，GS输出口为高电平，EO输出口会变为低电平，利用两芯片的该输出口接74ls32或门去控制蜂鸣器，即抢答时只要有按键按下，148工作，蜂鸣器发出声响提示。十位编码74ls148芯片的A2口接非门电平反向之后控制十位数码管显示1。十位编码器的A1和各位编码器的A0作为