全加器实验_2完整版.docVIP

半加器只有本位向高位的进位So=a xor b 半加器只有本位向高位的进位 So=a xor b Co=a and b 分析：真值表 A B Co so 0 0 0 0 0 1 0 1 1 0 0 1 1 1 1 1 半加器：library ieee; use ieee.std_logic_1164.all; entity h_adder is port(a,b : in std_logic; co,so : out std_logic ); end entity h_adder; architecture fh1 of h_adder is begin so= a xor b; co= a and b; end; 全加器： 分析： 分析： use ieee.std_logic_1164.all; entity adder is port (ain,bin,cin : in std_logic; cout,sum : out std_logic ); end entity adder; architecture fd1 of adder is component h_adder port(a,b : in std_logic; co,so : out