VHDL实验报告_2完整版.docVIP

VHDL实验报告 5090309160 庄炜旭 实验三. 4位可逆计数器，4位可逆二进制代码－格雷码转换器设计 一．实验目的 学习时序电路的设计,仿真和硬件测试,进一步熟悉VHDL设计技术 1.　学习４位可逆计数器的设计 2.　学习４位可逆二进制代码－格雷码转换器设计 二．实验内容 设计4位可逆计数器，及4位可逆二进制代码－格雷码转换器，并仿真，下载。 [具体要求] 4位可逆计数器 使用CLOCK_50作为输入时钟，其频率为50MHz（对于频率大于50Hz的闪烁，人眼会看到连续的光），因而，对其进行225的分频后，再用于时钟控制。（可利用实验一） 使用拨码开关SW17作为模式控制，置‘1’时为加法计数器，置‘0’时为减法计数器，同时使用LEDR17显示SW17的值。 使用KEY3作为异步复位开关（按下时为0，不按为1），当为加法计数器时，置“0000”，当为减法计数器时，置“1111”。 使用LEDR3，LEDR2，LEDR1，LEDR0作为转换后的输出结果显示，LEDR3为高位，LEDR0为低位。 4位可逆二进制代码――格雷码转换器 使用拨码开关SW17作为模式控制，置‘1’时为二进制代码―格雷码转换，置‘0’时为格雷码―二进制代码，同时使用LEDR17显示SW17的值。 使用拨码开关SW3, SW2, SW1, SW0作为输入的被转换数，SW3为高位，SW0为低位。 使用LEDR3，LEDR2，LEDR1，LEDR0作为转换后的输出结果显示，LEDR3为高位，LEDR0为低位。 三．管脚设定 SW[0]　　 PIN_N25 SW[1]　　 PIN_N26 SW[2]　　 PIN_P25 SW[3] PIN_AE14 SW[17] PIN_V2 LEDR[0] 　　PIN_AE23 LEDR[1] PIN_AF23 LEDR[2] PIN_AB21 LEDR[3] PIN_AC22 LEDR[17] PIN_AD12 KEY[3] PIN_W26 CLOCK_50 PIN_N2 四．相关知识 二进制代码与格雷码相互转换 　　格雷码（Gray Code，简称G码）是典型的循环码，它是由二进制码（Binary，简称 B码）导出的。特点是序号相邻的两组代码只有一位码不同(包括头尾两组代码)，且具有循环性。上述特点使全部码组按序循环相邻，若以循环码表示一个循环过程中按顺序发生的状态，则任何状态变化只对应有一个变量发生变化，这个特点有助于提高电路的可靠性。 五．思路及原理框图 本实验分两个部分，首先是一个四位可逆计数器。这是一个比较基础的部分，每次时钟信号来的时候内置计数器加一或者减一，到十六或者零的时候相应跳变，然后再把这个相应的信号转换到led灯上输出。第二部分是关于格雷码与二进制码的转换，如上表所示，它把转换关系都告诉我们，这样我们只需要读入单片机上面的输入，再通过几个简单的公式转化输出即可。 框图如下： 六． 源代码 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.All; USE IEEE.STD_LOGIC_UNSIGNED.ALL; entity count is port(clk_count:in std_logic; SW17:in std_logic; key3:in std_logic; led_out:out std_logic_vector(3 downto 0); ledr17:out std_logic); end count; architecture b of count is signal cntQ:std_logic_vector(3 downto 0); signal countQ:std_logic_vector(24 downto 0):= 0000000000000000000000000; begin process(clk_count,SW17,key3) begin --u1:DIV port map(clk_count,clk25); if(key3=0)then if(sw17=1)then cntQ=0000; else cntQ=1111; end if; elsif(clk_countevent and clk_count=1)then countQ=countQ+1; if(countQ(24)=1)then countQ=(others=0); if(sw17=1)then cntQ=cntQ+1; elsif(sw17=0)then cntQ=cntQ-1; end if; end if; end if