FPGA学习之高速ADC采集 .pdfVIP

FPGA学习之⾼速ADC采集 本⽂由⾯包板社区博主“⼩马哥”原创，未经允许不得转载！ 博客⼤赛奖项设置： 特等奖（1名）：3000元 + 奖杯 ⼀等奖（2名）：1500元 + 奖杯 ⼆等奖（3名）：800元 + 奖杯 三等奖（5名）：500元 ADC(Analog-to-Digital Converter,模拟-数字转换器)在硬件电路中是经常见到的器件，⾳频信号的采集、温度的采集等 等，凡是涉及到模拟信号转数字信号的电路，都会⽤到ADC。 ADC的种类很多，有积分型的、逐次⽐较型的、SAR型的等等，各有各的优缺点及⽤途。⼀般根据实际的项⽬需求来 选择ADC型号。 ADC有⼀个重要参数就是位宽，什么8位的、12位的、16位的，这其实就是ADC的分辨率，最⼩能分辨的输⼊电压⼤ ⼩。假设ADC的位宽为8位，参考电压为5V ，最⼩分辨率为：1/2565V=0.0195V=19.5mV。如果实际项⽬需要对mV级 别的模拟信号进⾏采集，那么8位的ADC满⾜不了需求，这个时候需要找更⾼位的ADC。 在实际的设计中，⼀个8位的ADC ，其有效位并没有8位。由于芯⽚⽣产⼯艺的原因、电路设计的原因、电路板布局的 原因等等，在这些因素的影响下，⼀个8位的ADC ，其最后的2-3位是波动的，这个时候最后的2-3位是没有意义的，所 以⼀个8位的ADC真正⽤到的只有⾼5-6位。 ADC还有⼀个常⽤的参数是采样率，采样率即⼀秒所能采的点的个数。在这⾥涉及到⼀个知识点：采样定律，根据内奎 斯特采样定律可知，当采样频率⼤于等于两倍的输⼊信号的频率时，可从采集到的数据中恢复出原始信号。但是在实际 的应⽤中，对⼀个正弦波进⾏采样时，采样频率⾄少是输⼊信号的10倍，这样可以采集到⼀个完整周期的正弦波信号。 ADC的指标还有好多，⽐如参考电压、带宽、精度等等，剩下的⼤家再细细研究哈，这⾥⼩编就不⼀⼀讲解了~~~~ 下⾯我们来看看今天的主要内容 这是今天⽤到的ADC采集电路，从图中可以看出，ADC采集芯⽚为TLC5540，且其输出为8根数据线，或者也可以说是 并⾏输出。 还是和之前⼀样，找TLC5540的数据⼿册，根据数据⼿册进⾏FPGA编程。 TLC5540是⼀个8位的⾼速ADC，其最⼤采样率为40MHz。 这是TLC5540芯⽚的时序，从图中可以看出，当OE(输出使能)=0时，在时钟的下降沿，可得到⼀个8位的数据，这个数 据就是输⼊的模拟电压转化之后对应的数字量。 下⾯我们根据这两幅图进⾏FPGA的编程，在FPGA电路板中，系统时钟为50M，我们将其2分频为25M作为ADC的采样 时钟。这个时候根据上⾯提到的采样率⾄少为输⼊信号频率的10倍原则，所以输⼊信号的最⼤频率为2.5MHz的正弦 波。 波。 对代码进⾏全局综合编译之后，开始分配引脚，引脚分配结束之后，我们今天使⽤Quartus ii的另⼀种⼯具：SignalTap II Logic Analysis，即Altera公司的⼀款内置逻辑分析仪，通过该功能，我们可以得到FPGA硬件运⾏的实际效果。但是 它也有⼀个弊端，需要消耗FPGA的逻辑单元。 点开之后，会出现下图所⽰的界⾯，该界⾯中红⾊框标注的是⽐较重要的部分。 1，硬件仿真器 2，需要添加的触发信号，⼀般以系统时钟为触发信号 3，需要观察的信号，将⾃⼰所需的信号添加即可 以上三步设置完毕之后，保存，然后退出该界⾯，再次进⾏全局编译，编译⽆误之后，将程序下载⼊FPGA中，下载完 成之后，再次打开该界⾯，然后点击⼿动运⾏图标，便可观察到FPGA实际运⾏的时序效果图。 第⼀张图的输⼊信号频率为2.5MHz，第⼆张图的输⼊信号频率为1MHz，第三章图的输⼊信号频率为100kHz。从以上 三张图中可以看出，输⼊信号的频率越⼩，⼀个输⼊信号周期内采集的数据越多，波形越完整，也就是越逼近与实际波 形。 看完本⽂有收获？请分享给更多⼈ 关注「电⼦⼯程专辑」，做优秀⼯程师！ 回复关键词有⼲货：电路设计⼁电容⼁三极管⼁PCB ⼁接地‧‧‧‧‧‧ 阅读原⽂可⼀键关注+历史信息