形成嵌入式重分布层的半导体器件和方法.pdfVIP

下载本文档

0
0
约1.87万字
约 32页
2023-10-18 发布于四川
举报
版权申诉

形成嵌入式重分布层的半导体器件和方法.pdf

1、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。。
2、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
3、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

本公开涉及形成嵌入式重分布层的半导体器件和方法。半导体器件具有半导体管芯。在半导体管芯上形成第一介电层。在第一介电层上形成第二介电层。在第二介电层中形成沟槽。在沟槽内形成通孔开口以暴露半导体管芯的接触焊盘。在第二介电层上形成晶种层。晶种层延伸到沟槽和通孔开口中。将导电材料沉积到通孔开口和沟槽中。导电材料从沟槽过载。在第一蚀刻步骤中蚀刻在导电材料周围的晶种层。在第二蚀刻步骤中蚀刻导电材料。

(19)国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 116895540 A (43)申请公布日 2023.10.17 (21)申请号 202310293414.7 (22)申请日 2023.03.23 (30)优先权数据 17/657792 2022.