EDA历年试卷答案.docxVIP

附表二： 武汉工业学院课程考核试题参考答案及评分标准学年： 2007-2008 一、简答题（25 分，共 5 小题，每小题 5 分） 一个完整的 VHDL 语言程序通常包括以下 5 个部分：（每条 1’）实体说明（Entity）：定义电路实体的外观：I/O 接口的规格；结构体（Architecture）：描述电路的内部功能； 配置（Configuration）：决定采用哪一个结构体；程序包（Package）：定义使用哪些自定义元件库；库（Library）：定义元件库。 主要从以下几方面进行选择：（每条 1’） 逻辑单元：CPLD 适用于逻辑型系统，FPGA 适用于数据型系统 。 内部互连资源与连线结构：CPLD 适用于实现有限状态机，FPGA 适用于实现小型化、集成化。（3）编程工艺： CPLD 采用 EPROM 结构，内部逻辑一经编程后还会以丢失，FPGA 采用 RAM 型编程，是易失性器件，需与配置芯片配合使用。 规模：中小规模电路设计可采用 CPLD，大规模逻辑电路的设计采用 FPGA。 封装形式：小规模电路：PLCC，引脚数量大的系统宜选用 SMD 的 TQFP、PQFP、BGA 等封装形式。 MAX＋PLUSII 的设计流程如下：（每步 1’） 设计输入 设计检查 设计编译 时序/功能仿真 定时分析 注：用流程框图表示也算回答正确。 这个过程可以分为： 系统性能描述与行为