产品硬件开发评审流程.docxVIP

共 共 15 页第 PAGE 1页 文件编号: 产品硬件开发评审流程 编制： 审核： 文档修改历史 日期 日期 版本 作者 修改内容 评审号 变更控 制号 发布日期 01.00.000 目录 1、 目的 4 2、 适用范围 4 3、 评审需求 4 4、 评审计划 4 5、 评审结果判定 4 6、 评审流程图 4 7、 附录 5 1、目的：为规范产品硬件的研发评审工作制定此硬件研发评审流程。 2 2、适用范 适用公司产品硬件的研发评审。 3、评审需求： 产品硬件评审可分 3 部分：硬件原理图评审、 PCB 评审、PCBA 评审。在硬件开发设计过程中，各个阶段完成后需填写硬件评审申请表提交硬件评审小组，提出评审需求。 4、评审计划： 硬件评审小组根据评审需求制定评审计划书，可参考附录及结合实际情况制定具体的评审项目。 5、评审结果判定： 硬件评审小组在制定评审计划时，需根据相应的审查项目划分权重等级，并明确评定结 果的判定标准。评审不通过，需返回开发设计改良或进行风险评估，之后再重新评审。 6、评审流程图: 研发提交硬件 评审申请表 研发提交硬件 评审申请表 评亩小组制定 评审计划书 评审小组进行评审i*评亩不通过 研发改良风险评 评审小组进行 评审 i 评审通过 评亩结束 7、附录： 单元电路评审： 针对产品硬件常规设计所涉及的单元电路进行常规性评审，审查各单元 电路是否符合设计标准。请参照下表，审查通过项目请打审查硬件板未涉及到的单元电路模块可不填写。 审查项目审查内容 审查项目 审查内容 审查结果 审查建议 1、审查电路中是否设计电源 滤波 电路。 2、审查电路中电源滤波器的 形式 () () 滤波电路 是否有效，是否为单电容 型或单电 感型，而未采用 n 形 电源滤波器。 3、对单板的 n 形电源滤波器 参数 进行审查。 1、审查 ID 电路的形式是否符 合规范电路的要求。 2、审查 ID 电路的参数是否正 确。 3、审查 ID 电路是否有隔离电 阻或隔离芯片。 () () () () () () () () ID 电路 () () 复位、WDT （看门狗） 电路 （V）,审查未通过项目请打 （X）。 () () 1、硬件设计中不推存使用可 关闭 的 WDT 系统，即计数器清 零电路应 是单稳电路而非锁存 电路。如果设 计为可关闭的 WDT 刷新时应是关闭 后立即开 启，不可使 watchdog 处 于长期 关闭的状态。 () () 2、 WDT 设计中，坚决不可使用 分 离元件依靠电容充电实现 WDT 电 路。 3、在 WD■设计中，计数时钟应 尽 () () 量取用本板时钟。防止因为 其他单 板更换，插拔导致时钟 不正常时， 本板 WDTfe 路工作 失常。 () () 4、上电时 WDT 计数器应可清 零。 5、单板设计中有无手动复位 开 () () 关。 6、设计中是否为重要芯片设 计供 () () 软件单独调试的复位口。 7、复位电路中消抖电容的容 () () 值是否过大。 8、审查 WDT 输出的复位信号 是否接在电源管理芯片的输 入，通过电源管理芯片的输出 对单板进行复位，而不是用 WDT 输出的信号直接对单板进 行复位。  () () 1、审查咼速信号长线传输中 有无 () () 加入匹配。 2、审查匹配形式的正确性，有 效 () () 性。 3、审查匹配参数的正确性。 () () 匹配电路 4、不可在冋一信号线上冋时 进行 终端并接与始端串接匹 配。 () () 5、审查终端匹配时，信号输出 芯 片的驱动能力是否满足。 () () 6、审查时要结合 PCB 布线图 进行 审查。 () () 信号时序 1、在不考虑延时的情况下，分 析单板的输出信号之间的时序 关系是否满足整机时序指标， 最好 是符合理想的时序要求。 2、不考虑延时的情况下，单板 对输入时钟的利用是否合理， 所用芯片的输入信号的时序关 系是否满足专用芯片对输入信 号时序的要求。 3、 CPU 与外围芯片的时序是 否能可靠配合。包括外围芯片 是否能很好支持 CPU 的读写时 序和米用高速 CPU 寸 RAM ROM 等存储器件 () () () () () () 的速度是否与匹配。 CPU 4、可编程逻辑器件接口逻辑 设计 是否能使输入信号可靠读 入以及其 () () 输出信号是否能满足 其它芯片的时 序要求。在可编 程器件选用上，其 速度是否与 其他芯片匹配。 5、总线三态时序设计时是否 考虑 到各控制信号之间有足够 的裕度， () () 以防止总线冲突。 1、审查所有芯片的外围电路 () () 器件应用 的接法正确性。 2、审查对芯片无用脚的处理。 () () 3、对芯片工作方式的审查。 () () 1、审查与外围器件