时间自动机模型检验中的偏序约减技术的中期报告.docxVIP

时间自动机模型检验中的偏序约减技术的中期报告 中期报告主要介绍时间自动机模型检验中的偏序约减技术的研究进展。 研究背景 时间自动机（TA）是建模并验证时间约束系统的重要工具。TA的状态包括时钟和控制状态，其中时钟表示时间约束的状态，控制状态表示系统模型的行为。对TA进行验证时，需要对TA的所有状态空间进行遍历，以判断系统是否满足某些性质，这是一项复杂的任务。为了减少状态空间的大小，可以使用偏序约减技术（Partial Order Reduction，POR），通常通过标记算法（State Space Exploration with Visited State Marking algorithm，SSV）实现。偏序约减技术旨在通过跳过一些状态的遍历，以减少状态空间的搜索。 研究进展 在前期的研究中，我们提出了一种基于时间自动机的偏序约减技术，该技术通过合并等价状态来减小状态空间的大小。具体来说，我们使用时钟不变量对等价状态进行划分，并将所有等价状态合并成一个代表状态。这种方法可以有效地减少状态空间的搜索，但也存在一些问题。首先，时钟不变量的计算成本较高，需要占用较多的处理器时间。其次，当TA具有嵌套时钟约束时，时钟不变量将无效。 为解决这些问题，我们现在提出了一种新的偏序约减技术，称为迭代等价状态合并（Iterative Equivalence State Merging，IESM