数字系统设计大实验实验报告.docVIP

时序逻辑实验 一、实验目的与实验要求 1、实验目的 综合运用本课程所学习的知识，设计并实现复杂的数字系统。 2、实验要求 在实验报告中提交状态图或者算法流程状态图，系统级模块图、设计代码、仿真程序、仿真结果截图、实测验证结果照片。 制作复杂数字系统设计报告PPT，验收过程除了演示自己的作品外，还需要通过PPT讲解数字系统设计。PPT讲解时间2分钟。 提交实验报告、PPT和每个实验的完整工程文件。 二、实验设备（环境）及要求 Xilinx Ego1实验平台。 OS：Win7 64位 Software：Vivado15.4开发工具 三、实验内容与步骤 1、实验 （1）实验内容 设计一款贪吃蛇游戏。通过VGA接口控制液晶显示器,在液晶显示器上实现该游戏。具体要求为,在液晶显示器上有一移动的”蛇”,通过开发板上的拨码开关实现“蛇”上下左右移动。本实验刚开始的蛇身长度定位3。由于程序书写上的限制，我们设定蛇的最大长度为16。设计平台为xilinx的EGO1 FPGA开发板。同时会在屏幕有效区域随机出现“苹果”,“蛇”每吃到一次苹果则表示一次成功操作,得分加1,并在数码管上显示得分。 （2）主要步骤 新建工程，取名为Greedy_Snake。 将工程文件分层，经过分析修改，最终本设计含有六个子模块,分别是： Clk4to1 Game_ctrl_unit Snake_eating_apple Snake1 Key KeyBoard VGA_control Seg_display 决定输入输出的量和类型，由于本次实验要求通过VGA在显示屏上显示，则需要设计VGA的输出量。（实验后期，为了增加实验功能，则设计了键盘的输入和输出方法）具体的输入输出见下。 input clk0, input reset, input ps2d, input ps2c, output h_sync, output v_sync, output [2:0] color_out, //颜色输出 output [7:0] seg_out,//数码管管脚 output [3:0] sel 顶层模块如下： module Greedy_Snake ( input clk0, input reset, input ps2d, input ps2c, output h_sync, output v_sync, output [2:0] color_out, //颜色输出 output [7:0] seg_out,//数码管管脚 output [3:0] sel ); wire left_key_press,right_key_press, up_key_press, down_key_press; wire [1:0] snake; wire [9:0] x_pos; wire [9:0] y_pos; wire [5:0] apple_x; wire [4:0] apple_y; wire [5:0] head_x; wire [5:0] head_y; wire add_cube; wire [1:0] game_status; wire hit_wall; wire hit_body; wire die_flash; wire restart; wire [6:0] cube_num; wire left; //由于用了键盘表示，这里使用wire而不是input wire right; wire up; wire down; wire key_relese; //键盘按键释放按钮 clk4to1 clk4to1(clk0,reset,clk); Snake_one Snake1(.clk(clk),.reset(reset),.left_press(left_key_press),.right_press(right_key_press),.up_press(up_key_press),.down_press(down_key_press),.snake(snake),.x_pos(x_pos),.y_pos(y_pos),.head_x(head_x),.head_y(head_y),.add_cube(add_cube),.game_status(game_status),.cube_num(cube_num),.hit_body(hit_body),.hit_wall(hit_wall),.die_flash(die_flash) ); Game_ctrl_unit game_ctrl_unit1( .clk(clk),.reset(reset),.key1_press(left_key_press),.key2_press(right_key_press)