(3.2.6)--可测性设计EDA技术.pdfVIP

EDA技术微课系列 2-4 可测性设计 目录 1 可测性设计的意义 2 可测性设计的实现—边界扫描测试 3 JTAG引脚与接口 4 小结 1. 可测性设计的意义 DFT （Design For Test）：要求EDA设计全程的可测试性 （10/10可测 性），为此，要求在ASIC设计过程中提供测试结构和测试变量，即加入用 于测试的部分内部逻辑，供设计完成后进行关键逻辑功能检查和性能测试。 EDA自顶向下设计要求设计全程可测 随着IC和PCB板集成度、密度、层数的不断增加， 传统测试技术复杂度和成本越来越高昂，无法满 足测试的需要，需要引进现代测试技术方法 2. 可测性设计的实现—边界扫描测试 边界扫描测试法（BST: Boundary-Scan Test） JTAG （Joint Test Action Group ：联合测试行动小组 ）标准化组织提出 的IEEE1149.1-1990技术规范 目前绝大多数ASIC