基于s3c2410的系统设计 .pptxVIP

第4章 嵌入式系统设计;概述 嵌入式系统的硬件设计 时钟与电源管理 实时时钟 定时器 嵌入式系统接口设计 中断控制器 I/O端口 UART接口;4.1概述;4;;1）需求分析阶段包括;需求分析-罗列用户的需求;需求分析-罗列用户的需求;2）体系结构设计;3）硬件/软件设计;3）硬件/软件设计;4)系统集成与测试;4.2 嵌入式系统的硬件设计;4.2.1 时钟和电源管理;一、时钟控制;一、时钟控制;一、时钟控制;4.2.1微处理器芯片选型的一般原则;锁锁相相环环（PLL: Phase-locked loops）是一种利用反馈（Feedback）控制原理实现的频率及相位的同步技术，其作用是将电路输出 的时钟与其外部的参考时钟保持同步。当参考时钟的频率或相位发生改变时，锁相环会检测到这种变化，并且通过其内部的反馈系统来调节输出频率，直到两者重新同步，这种同步又称为“锁相”（Phase-locked）;二、锁相环;二、锁相环;三、时钟控制逻辑;三、时钟控制逻辑;四、FCLK/HCLK/PCLK;四、FCLK/HCLK/PCLK;HDIVN=CLKDIVN[2:1] PDIVN=CLKDIVN[0];void Target_Init(void) { MMU_Init(); ChangeClockDivider(1,1);;void ChangeClockDivider(int hdivn,i