约束设置笔记.docx

Tco探秘(原创)

getmoon@

希望大家喜欢，如果有什么不正确之处，请指出，必改。

何为Tco

在FPGA中，Tco有两种：

触发器Tco

管脚输出Tco

触发器Tco由FPGA的器件速度等级，工艺决定。一般在几百ps左右。管脚输出Tco是指从输出触发器信号从管脚输出的延迟。本文指讨论管脚Tco。

Tco的作用

在FPGA和外部芯片由同步通信时，Tco是保证系统能够工作与设定频率的重要因素。假设当前A芯片输出信号到B芯片。为了能够使A芯片的数据达到B芯片，并且满足B芯片的setup/hold时间要求。必须保证，

A芯片的Tco+B芯片的TsuT

Tco的组成

Tco的延迟有三部分组成：

输出触发器的触发器Tco

输出触发器输出管脚到IOE的走线延迟

IOE内部延迟

在这3个延迟中，触发器内部Tco非常小，只有几百个ps，相对于其他两个延迟，可以忽略不计。

4.Tco的优化

为了优化Tco,quartus提供了一个优化选项，就是“FastOutputRegister。意思是使用IOE中的输出寄存器直接用于逻辑寄存器。这样可以减少输出寄存器到pad的走线距离，达到优化Tc0的目的。

另外，quartus的Tco的计算方法和前面有所不同,quartus的Tco的计算如下所示：

输入时钟管脚和输出触发器时钟之间的skew

触发器内部Tco

触发器-IOE-pad延迟

可以看出，3小节提到的计算方法是以输出触发器的时钟为参考的延迟。而quartus计算的方法是以时钟输入管脚为参考。

Quartus的分析如下所示:

Info:Slacktimeis15psforclockClk[0]betweensourceregisterout[3]~reg0anddestinationpinout[3]”

Info:+tcorequirementforsourceregisteranddestinationpinis5.000ns

Info:-tcofromclocktooutputpinis4.985ns

Info:+LongestclockpathfromclockClk[0]tosourceregisteris2.401ns

Info:1:+IC(0.000ns)+CELL(1.469ns)=1.469ns;Loc.=PIN_29;Fanout=4;CLKNode=Clk[0]

Info:2:+IC(0.723ns)+CELL(0.209ns)=2.401ns;Loc.=IOC_X0_Y1_N0;Fanout=1;REGNode=out[3]~reg0

Info:Totalcelldelay=1.678ns(69.89%)

Info:Totalinterconnectdelay=0.723ns(30.11%)

Info:+Microclocktooutputdelayofsourceis0.664ns

Info:+Longestregistertopindelayis1.920ns

Info:1:+IC(0.000ns)+CELL(0.000ns)=0.000ns;Loc.=IOC_X0_Y1_N0;Fanout=1;REG

Node=out[3]~reg0

Info:2:+IC(0.000ns)+CELL(1.920ns)=1.920ns;Loc.=PIN_59;Fanout=0;PINNode=out[3]

Info:Totalcelldelay=1.920ns(100.00%)

5.Tco使用分析

为了分析Tco写了如下一个例子来进行分析。

modulecnt1(Clk,Reset_,in,out);

input [0:0]Clk;

input [0:0]Reset_;

input[3:0]in;

output[3:0]out;

reg[3:0]out;

always@(posedgeClk)

begin

if(!Reset_)

out=0;

else

out=in;

end

endmodule

该例子非常简单，仅仅是将输入数据打一拍输出。

Stepl:

选用器件EP1C6Q240C8.Fmax=80M,没有使用任何约束和优化选项。

我们获得的结果Tco是：

SlackRequiredtco