电子科大微机原理chapter5习题解答.docxVIP

用16K×1位的DRAM芯片组成64K×8位存储器，要求：

画出该存储器的组成逻辑框图。

设存储器读/写周期为0.5μS, CPU在1μS内至多要访问一次。试问采用哪种刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单

元刷新一遍所需的实际刷新时间是多少？

（1）组建存储器共需DRAM芯片数N=（64K*8）/（16K*1）=4*8（片）。

每8片组成16K×8位的存储区，A13~A0作为片内地址，用A15、A14经2:4译码器产生片选信号 ，逻辑框图如下（图有误：应该每组8片，每片数据线为1根）

（2）设16K×8位存储芯片的阵列结构为128行×128列，刷新周期为2ms。因为刷新每行需0.5μS，则两次（行）刷新的最大时间间隔应小于：

为保证在每个1μS内都留出0.5μS给CPU访问内存，因此该DRAM适合采用分散式或异步式刷新方式，而不能采用集中式刷新方式。

若采用分散刷新方式，则每个存储器读/写周期可视为1μS，前0.5μS用于读写，后0.5μS用于刷新。相当于每1μS刷新一行，刷完一遍需要128×1μS＝128μS，满足刷新周期小于2ms的要求；

若采用异步刷新方式，则应保证两次刷新的时间间隔小于15.5μS。如每隔14个读

写周期刷新一行，相当于每15μS刷