Multisim电子秒表分析和总结.docxVIP

电子秒表设计

实验目的：

学习数字电路中的基本RS触发器，单稳触发器，时钟发生器，译码显示电路等单元电路的综合应用。学习电子秒表的调试方法。

实验原理

图2-1为电子秒表的电原理图。按功能分成4个单元电路进行分析。

基本RS触发器

图2-1的单元Ⅰ部分为用集成与非门构成的基本RS触发器。它属低电平直接触发的触发器，有直接置位和复位的功能。

图2-1 电子秒表原理图

它的一路输出Q作为单稳态触发器的输入，另一路输出Q作为与非门5的输入控制信

号。

按动按钮开关K到接地，则门一的输出 =1；门2的输出Q=0，K复位后Q、Q状态保

Q2 2

Q

Q持不变。再按动按钮开关K，则Q由0变为1，门5开启，为计数器启动作好准备， 由1

Q

1

变到0，送出负脉冲，启动单稳态触发器工作。

基本RS触发器在电子秒表中的职能是启动和停止秒表的工作。

单稳态触发器

图2-1的单元Ⅱ部分为用集成与非门构成的微分型单稳态触发器。单稳态触发器的输

Q入触发负脉冲信号V由基本RS触发器 端提供，输出负脉冲V通过非门加到计数器的清

Q

i 0

除端R。

静态时，门4应处于截止状态，故电阻R必须小于门的开关电阻R

off

。定时元件RC取

值不同，输出脉冲宽度也不同。当触发脉冲宽度小于输出脉冲宽度时，可以省去输入微分

电路的R

p

和C。

p

单稳态触发器在电子秒表中的职能是为计数器提供清零信号。

时钟触发器

图2-1的单元Ⅲ为由555定时器构成的多谐振荡器，是一种性能较好的时钟源。

调节电位R，使在输出端3获得频率为50Hz的矩形波信号。当基本RS触发器的Q=1

p

时，门5开启，此时，50Hz脉冲信号通过门5作为计数脉冲加于计数器74LS90（Ⅰ）的计

数输入端CP。

2

计数及译码显示

二-五-十进制加法计数器74LS90构成电子秒表的计数单元。其中计数器①接成五进制

形式，对频率为50Hz的时钟脉冲进行五分频，在输出端Q

D

取得周期为0.1秒的矩形脉冲，

作为计数器②的时钟输入。计数器②及计数器③接成8421码十进制形式，其输出端与实验装置的译码显示单元的相应输出端连接，可显示0.1～0.9s和1～9.9s计时。

表2-1为74LS90引脚功能表。

输

输

入

输

出

功 能

0

0

9

9

1

2

1

1

0

*

*

0

* *

0

00

0

清

0

0

*

*

0

1

1

* *

1

00

1

置

9

清0置9

清

0

置

9

时

钟

Q QQ Q

D C B A

R（1）、R（2） S（1）、S（2）

CP 、CP

0

*

0

*

↓

1

Q输出

A

二进制计数

*

0

*

0

1

↓

QQQ输出

DCB

五进制计数

↓

Q

QQQQ输出 十进制计数

DCBA

A

8421DCB码

Q

D

↓

QQQQ输出 十进制计数

ADCB

5421DCB码

1

1

不 变

保 持

通过不同的连接方式，74LS90可以实现4种不同的逻辑功能；而且还可以借助R（1）、

0

R（2）对计时器清零，借助S（1）、S（2）将计数器置9。其具体功能详述如下：

0 9 9

当计数脉冲从CP1输入，QA作为输出端，为二进制计数器。

当计数脉冲从CP输入，QQQ作为输出端，为异步五进制加法计数器。

2 DCB

若将CP和Q相连，计数脉冲由CP输入，Q、Q、Q和Q作为输出端，则构成异

2 A 1 D C B A

步8421码十进制加法计数器。

若将CP和Q相连，计数脉冲由CP输入，Q、Q、Q和Q作为输出端，则构成异

1 D 2 A D C B

步5421码十进制加法计数器。

清零、置9功能。

异步清零：当R（1）、R（2）均为“1”，且S（1）、S（2）中有“0”时，可实现

0 0 9 9

异步清零，即QQQQ=0000。

DCBA

置9功能：当S（1）、S（2）均为“1”，且R（1）、R（2）中有“0”时，可实现

9 9 0 0

置9功能，即QQQQ=1001。

DCBA

基于74LS190的记时电路请读者自行设计。计时电路也可采用74160实现，秒计时电路如图2-2所示，分、时计时电路请读者参考秒计时电路自行设计。

图2-2采用74160设计的秒计时电路

3、实验仿真

对定时时钟信号仿真

图3-1555定时器产生时钟信号原

图3-1555定