大连理工大学网络教育学院计算机原理辅导资料三.docVIP

计算机原理辅导资料三

主题：第三章运算方法与运算器

学习时间：2021年10月11日--10月17日

内容：

这周主要学习第三章中定点除法运算、定点运算器的组成、错误检测码的相关知识。

一、学习要求

1．了解定点除法运算，定点运算器的组成。

2．理解奇偶校验码以及海明码的错误检测方法。

二、主要内容

(一)定点除法运算

1．定点除法运算基本思想:除数和被除数进行n位移位运算（此时两个数在同一个数量级或最多只差一个数量级）后的结果进行比较，如果被除数大于或等于除数，商对应的未就得1，否则为零；接下来，被除数减去除数，用余数继续进行上述运算，直到余数为零或得到了所需的精度。

2．定点除法运算原理

两个原码表示的数相除时,商的符号由两数的符号按位相加求得,商的数值部分由两数的数值部分相除求得。

设有被除数ｘ,其原码为[ｘ]原＝ｘf.ｘn－1…ｘ1ｘ0

除数ｙ,其原码为[ｙ]原＝ｙf.ｙn－1…ｙ1ｙ0

则有商q＝ｘ/ｙ,其原码为

[q]原＝(ｘf⊕ｙf)+(0.ｘn－1…ｘ1ｘ0/0.ｙn－1…ｙ1ｙ0)

商的符号运算qf＝ｘf⊕ｙf与原码乘法一样,用模2求和得到。商的数值部分的运算,实质上是两个正数求商的运算。根据我们所熟知的十进制除法运算方法,很容易得到二进制数的除法运算方法,所不同的只是在二进制中,商的每一位不是“1”就是“0”,其运算法则更简单一些。

3．定点运算器的组成

运算器包括ALU\阵列乘除器\寄存器\多路开关\三态缓冲器\数据总线等逻辑部件。

运算器的设计,主要是围绕ALU和寄存器同数据总线之间如何传送操作数和运算结果进行的。在决定方案时,需要考虑数据传送的方便性和操作速度,在微型机和单片机中还要考虑在硅片上制作总线的工艺。计算机的运算器大体有如下三种结构形式

(1)单总线结构的运算器

单总线结构的运算器由于所有部件都接到同一总线上,所以数据可以在任何两个寄存器之间,或者在任一个寄存器和ALU之间传送。如果具有阵列乘法器或除法器,那么它们所处的位置应与ALU相当。对这种结构的运算器来说,在同一时间内,只能有一个操作数放在单总线上。为了把两个操作数输入到ALU,需要分两次来做,而且还需要A,B两个缓冲寄存器。这种结构的主要缺点是操作速度较慢。虽然在这种结构中输入数据和操作结果需要三次串行的选通操作,但它并不会对每种指令都增加很多执行时间。只有在对全都是CPU寄存器中的两个操作数进行操作时,单总线结构的运算器才会造成一定的时间损失。但是由于它只控制一条总线,故控制电路比较简单。

(2)双总线结构的运算器

在这种结构中,两个操作数同时加到ALU进行运算,只需一次操作控制,而且马上就可以得到运算结果。两条总线各自把其数据送至ALU的输入端。特殊寄存器分为两组,它们分别与一条总线交换数据。这样,通用寄存器中的数就可进入到任一组特殊寄存器中去,从而使数据传送更为灵活。ALU的输出不能直接加到总线上去。这是因为,当形成操作结果的输出时,两条总线都被输入数占据,因而必须在ALU输出端设置缓冲寄存器。为此,操作的控制要分两步完成:

---在ALU的两个输入端输入操作数,形成结果并送入缓冲寄存器;

---把结果送入目的寄存器。假如在总线1,2和ALU输入端之间再各加一个输入缓冲寄存器,并把两个输入数先放至这两个缓冲寄存器,那么,ALU输出端就可以直接把操作结果送至总线1或总线2上去。

(3)三总线结构的运算器

在三总线结构中,ALU的两个输入端分别由两条总线供给,而ALU的输出则与第三条总线相连。这样,算术逻辑操作就可以在一步的控制之内完成。由于ALU本身有时间延迟,所以打入输出结果的选通脉冲必须考虑到包括这个延迟。另外,设置了一个总线旁路器。如果一个操作数不需要修改,而直接从总线2传送到总线3,那么可以通过控制总线旁路器把数据传出;如果一个操作数传送时需要修改,那么就借助于ALU。很显然,三总线结构的运算器的特点是操作时间快。

(二)错误检测码

1.奇偶校验码

奇偶校验码是一种开销最小，能发现数据代码中一位错情况的编码，常用于存储器读写检查，或ASCII字符传送过程中的检查。奇偶校验法的基本思想是通过在原数据信息中增加一位奇校验位（或偶校验位），然后将原数据和得到的奇（偶）校验位一起进行存取或传送，对存取后或在传送的目标部件得到的相应数据和奇（偶）校验位，再进行一次编码，求出新的奇校验位（或偶校验位），最后根据得到的这个新的校验位的值，确定是否发生了错误。

奇校验——被检测的数码中有奇数个“1”为正确；

偶校验——被检测的数码中有偶数个“1”为正确。

发送时要形成奇偶位，接收时要检测“1”的个数是否符合要求，奇偶位C的形成过程很简单。

奇校验