1. 您所在位置：
  2. 网站首页
  3. 文档分类
  4. 行业资料
  5. 国内专利

三维芯片堆叠制备方法及三维芯片堆叠结构.pdfVIP

三维芯片堆叠制备方法及三维芯片堆叠结构.pdf

    1. 1、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。。
    2. 2、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
    3. 3、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
    4. 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
    5. 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
    6. 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
    7. 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
    查看更多
    本发明公开一种三维芯片堆叠结构及制备方法，方法包括形成导电结构；在芯片的第一表面和/或第二表面制备半固化状态的有机膜，并在有机膜上开窗以露出第一导电结构和/或第二导电结构；在较低温度下，依次将上层芯片的第一导电结构固定在下层芯片的第二导电结构上，完成多层芯片的堆叠；在堆叠的多层芯片顶部施加压力，通过真空回流工艺，将堆叠的多层芯片的第一导电结构和第二导电结构的突刺和金属凸块的侧壁浸润，实现第一导电结构与第二导电结构的完全键合，通过有机膜将上下层芯片粘合；将有机膜加热完全固化。本发明的方案能够有效降

    (19)国家知识产权局

    (12)发明专利申请

    (10)申请公布号CN117393446A

    (43)申请公布日2024.01.12

    (21)申请号202311517268.8H01L23/48(2006.01)

    您可能关注的文档

    最近下载

    文档评论（0）

    知识产权出版社 + 关注
    官方认证
    文档贡献者

    知识产权出版社有限责任公司（原名专利文献出版社）成立于1980年8月，由国家知识产权局主管、主办。长期以来， 知识产权出版社非常重视专利数据资源的建设工作， 经过多年来的积累，已经收藏了数以亿计的中外专利数据资源。

    咨询Ta 进入空间
    版权声明书
    用户编号：5333241143000144
    认证主体北京中献电子技术开发有限公司
    IP属地四川
    统一社会信用代码/组织机构代码
    91110108102011667U

    1亿VIP精品文档

    更多 >

    相关文档

    更多 >