EDA开发流程12 - 嵌入式开发.docxVIP

aticsimulation）等等。结论假使设计硬件电路能像写软件这样方便，那该是多么美好的景象；硬能以可合成（synthesizible

aticsimulation）等等。结论假使设计硬件电路能像写软件这样方便，那该是多么美好的景象；硬

能以可合成（synthesizible）的语法描述为止。这种一层层分割模块的设计技巧，便是一般所谓的

模型；组件工程师会萃取各逻辑闸内的寄生电阻及电容进行仿真，进而建立各逻辑闸的实际延迟参数。其中包括闸

验证其功能或时序（timing）是否符合由步骤1所制定的规格。通常，称这类验证为功能仿真（funct

开发流程

在了解了硬件描述语言的演进过程中，相信各位对VHDL及VerilogHDL与ASICEDA工具之间的关系，应已有基本的认识。在此，让我再强调一次：在高阶设计的领域中，硬件描述语言扮演的角色，只是一种程序语言接口（PLI）；它提供了一个极具弹性的设计入口（designentry），以作为电路设计者与各种计算机辅助设计工具之间沟通的桥梁。因此，若缺少了这些EDA工具，硬件描述语言的剩余价值，也只不过是一种系统规划工具，或是技术文件格式而已。

具体地说，整个数字电路的高阶设计概念，可以说就是设计自动化（designautomatize）的实现。理想的情况是：由仿真验证设