EDA实验7段显示译码器12 - 电子设计.docxVIP

过此次实验，进一A:INSTDLOGICVECTOR(3DOWNTO0);LED7S:OUTSTDLOGICVECT110=LED7S=1111101;WHEN0111=LED7S=0000111EDA实验报告

过此次实验，进一

A:INSTDLOGICVECTOR(3DOWNTO0);LED7S:OUTSTDLOGICVECT

110=LED7S=1111101;WHEN0111=LED7S=0000111

一、实验目的

设计一个7段数码显示译码器设计。

二、实验仪器

计算机一台，U盘一个，QuartusⅡ软件

三、实验步骤

1.新建一个文件夹YHY，打开QuartusⅡ软件，选择菜单File→New，在弹出的New

对话框中选择DeviceDesignFile页的原理图文件编辑器输入项VHDLFile(如图一)，按

OK按钮打开VHDL编辑器窗口。

2.在VHDL编辑器窗口输入7段数码显示译码器的VHDL描述：

IBRARYIEEE;

USEIEEE.STD_LOGIC_1164.ALL;

ENTITYDECL7SIS

PORT(A:INSTD_LOGIC_VECTOR(3DOWNTO0);

LED7S:OUTSTD_LOGIC_VECTOR(6DOWNTO0));

END;

ARCHITECT