东南大学综合电子实践Quartusii课程设计报告资料.docx

精品文档

精品文档

精品文档

精品文档

综合电子实践Quartusii 课程设计报告

姓名：XXX

学号：22011XXX

报告日期：2013/9/6

目录

A交通控制灯设计 3

系统设计要求 3

系统设计方案 3

系统设计思路 3

系统设计方案分析 5

交通控制灯各模块电路设计 6

控制模块controller 6

时钟分频模块frequency10Hz和frequency 10

分位电路模块fenwei 12

带闪烁功能的七段数码驱动显示模块display 14

交通控制灯顶层电路设计 16

原理说明 16

端口设计说明 16

Quartusii仿真与结果分析 17

跑马灯设计 19

设计要求 19

方案设计框架 19

硬件电路的设计与软件设计 20

集成分频器模块 20

32进制计数器模块 24

彩灯控制模块 25

4选1选择器模块 28

4进制计数器模块 29

系统结构及仿真 31

数字钟设计 32

系统设计要求 32

系统设计和仿真验证 33

整体方案设计 33

端口设计说明 34

功能仿真 34

VHDL设计和RTL视图 35

对应的的顶层VHDL设计 35

3.2 底部元件74161_0，74161_1，74161_2和74161_3VHDL设计 41

3.3 RTL视图 42

设计心得 42

※设计报告说明：所有程序均在Quartusii9.0环境下运行，打开时可能会存在软件版本问题

A 交通控制灯设计

系统设计要求

在十字路口的两个方向上各设一组红、绿、黄灯，显示顺序为其中一个方向是（东西方向）是绿灯、黄灯、红灯；另一方向（南北方向）是红灯、绿灯、黄灯。

设置一组数码管，以倒计时的方式显示允许通行或禁止通行的时间。其中绿灯、黄灯、红灯的持续时间分别是20s、5s和25s。

当各条路上任意一条上出现特殊情况时，如当消防车、救护车或其他需要优先放行的车辆通过时，各方向上均是红灯，倒计时停止，且显示数字在闪烁。当特殊运行状态结束时，控制器恢复原来状态，继续正常运行。

系统设计方案

系统设计思路

本系统设计中均采用混合设计的方法，将整体方案划分成若干个模块进行设计。采用VHDL硬件描述语言和原理图描述相结合的方式，对多种应用电路进行设计，其中底层电路（即模块电路）采用VHDL硬件描述语言方式实现，顶层电路采用原理图描述方式实现。

系统设计流程

提出系统设计要求

提出系统设计要求

需求分析

模块化方案设计

底层电路设计 VHDL模块

电路设计

顶层电路设计 原理图描

述+各模块连接

FPGA整体方案设计实现

FPGA

FPGA整体方案编译仿真

功能仿真

时序仿真

硬件搭接和运行

硬件搭接和运行

FPGA整体方案设计完成

图1系统设计流程

系统设计方案分析

根据任务要求，计数器的值和交通灯亮灭关系如图1所示。

显然，此任务设计的核心是一个技术范围为0~50s的计数器和一个根据计数值作出规定反应的控制器。假设现有晶振为20MHz，因此还需要分频电路来得到10Hz和1Hz的时钟，最后要驱动七段数码管，还需要一个译码电路。

绿灯亮

绿灯亮

黄灯亮

红灯亮

0

20

25

45

50

计数值

红灯亮

绿灯亮

黄灯亮

图2计数值和交通灯亮灭关系

根据上面的分析，交通控制灯系统框图如图3所示；

Hold

Hold

Reset

计数器

控制器

红、黄、绿发光

二极管

倒计时数字及“闪

烁控制信号”

Clk1Hz

20MHz

分频电路

分位译码电路

Clk10Hz

七段数码管驱动电路

七段数码管

CPLD/FPGA

图3交通控制等系统框图

交通控制灯各模块电路设计

控制模块controller

控制模块的作用是根据计数器的数值控制发光二极管的亮、灭，以及输出倒计时数值给七段数码管的分位译码电路。计数范围为0~50。计数到50后，下一个时钟沿回复到0，开始下一计数。此外当检测到特殊情况（hold=”1”）发生时，计数器暂停计数，无条件点亮红色的发光二极管。而系统复位信号reset则使计数器异步清零。控制模块controller外部端口如图4所示。

图4控制模块controller外部端口

控制模块的VHDL程序

程序说明：控制模块描述了功能键hold和reset的功能；同时对频率为1Hz的时钟进行计数，通过计数值，对各个时间段内交通灯信号进行描述；此外，模块还给出了下一步用于倒计时的信号numa[4..0]和numb[4..0]。