半导体集成电路第3章-TTL大规模集成电路.pptVIP

第三章TTL大规模集成电路内容提要:电子系统的基本构成及设计要求简易门及单管门逻辑电平匹配具有特定功能的数字电路均由很少几种单元电路组合而成，分析一个电路结构，可分为三部分。1、输入级：由带输入端的输入门承担，要求：输入阻抗高，抗干扰能力强。2、中间级：由内部门构成。不需驱动外部负载，不易受外界干扰，要求较低。3、输出级：由输出门承担。要求：驱动能力强。对照前面所分析的TTL门电路，在设计中综合考虑了诸方面的指标，性能远远超出了内部门的要求，而电路形成也相当复杂。因而，参照内部门的性能要求，我们可以将单元门大大简化，从而使中，大规模集成电路的线路结构大为简化。a：显然，简化逻辑门指的是线路上的简化，而功能与普通门完全相同。b：对TTL门，输入级已简化的一个多射极晶体管，故能简化的只能是中间级及输出级。3-2简化逻辑门简化“与非”门1：两管单元：无D1：低阈值两管单元NO 2~3VNML0.2~0.3V有D1：高阈值两管单元NO 2~3VNML0.9~1.0VOC门：去掉R2特点：电路简单、功耗低、VOL大、TPLH大、NO小。2.三管单元简化TTL“与非”门NO 4~10VNML0.9~1.0VD的作用：a：加速截止截止过程，VC2先上升，D导通，向后注入电流，加速T5退饱和。b：稳定T5饱和度导通态： OC门：去掉D。特点：具有适当的扇出及速度是中、大规模IC的常用单元一、单管禁止门特点：传输速度与工作方式相关传输A共射 传输B共基特点：信号传输速度与工作方式相关三、单管禁止门应用举例“异或非”门1.C1-B2连接2.C1-E2连接3.C1-C2并联4.通用逻辑基本结构1、直流运用特点a：输出“0”电平比射极输入“0”电平高Vces。b：单管逻辑门导通时，基极输入高电平被钳位：c：导通态时：计算发射极端前级门扇出数时，需作具体分析。2、级连问题a：C1-B2连接应使前级低电平低于后级阈值电平。b：几个单管门基极由同一门驱动时，应在各自输入端加隔离管，避免抢电流。c：由于前级门被单管门基极钳位，当同时驱动其它TTL门时，也需加隔离管。对OC门，单管门等，由于输出电平不固定，采用电位法判断“0”，“1”状态时，往往含糊不清，甚至导致错误，因而常用“0”，“1”的电流表示法。1、如果输出端吸收电流，输出为“0”；2、如果输出端不吸收电流或流出电流，输出为“1”；关于“0”状态应附加一条件：即“0”电平必须低于后级阀值电平。**共一次课3-1电路结构及设计特点华文中宋：标题４０，文２８，或３２

重点：标记为黄色 1.抗饱和简易“与非”门极端情况下：R→∞T5深饱和R=0T5放大状态兼顾速度与低电平驱动功能，。2.强驱动内部“与非”门去掉四管单元的限流电阻R5，增加容性负载能力。特点：速度快，负载能力强，瞬态功耗大。有时取R5=20Ω其它简化门由简化“与非”扩展得到FBA3-3单管逻辑门ACBACD二、串级与非门A1B1A2B2FA2B2QA1B1C1四、串级与非门应用举例B1C1B2C2B3C3B4C4Q1Q2A1A2B2C2B1