(8)--3.4 高速存储器计算机组成原理.pptVIP

3.4高速存储器1.高速存储器的概念存储器设计在速度方面面临的问题：CPU工作速度的提高远远快于存储器工作速度的提高。问题的症结：当前构成主存的DRAM存储器的工作瓶颈在于读出与写入所需要的周期长，数据在总线传输以及被CPU处理的速度快得多。解决思路和方法：让存储器的读写并行进行双“I/O端口”存储器，并行进行读写操作多模块交叉编址存储器，分时轮流启动多个存储模块的读写操作2.双端口存储器2.1无冲突的读写控制当两个端口的地址不相同时，在两个端口上进行读写操作，一定不会发生冲突。当任一端口被选中驱动时，就可对整个存储器进行读写，每一个端口都有自己的片选控制和输出驱动控制。例如读操作时，两个端口的读出使能、（低电平有效）打开输出驱动器，由存储矩阵读出的数据就出现在左右两个I/O总线上。2.双端口存储器当两个端口同时存取存储器同一存储单元时，便发生读写冲突。为解决此问题，特设置了标志。在这种情况下，片上的判断逻辑可以决定对哪个端口优先进行读写操作，而对另一个被延迟的端口置标志（变为低电平），即暂时关闭此端口。2.双端口存储器2.2有冲突的读写控制2.双端口存储