基于FPGA的数字视频信号发生器的设计与实现的中期报告.docxVIP

基于FPGA的数字视频信号发生器的设计与实现的中期报告

1.研究背景

现代数字视频信号处理技术越发成熟复杂。数字视频信号发生器作为对这一复杂技术的体现之一，对于数字视频信号的生成与调试起着至关重要的作用。所以在当今的数字媒体和数字信号处理领域中，基于FPGA的数字视频信号发生器的研究成为了不可忽视的方向。本项目旨在实现一个可控的、高帧率的数字视频信号发生器。

2.设计方案

本方案主要分为以下几个部分：

(1)画面生成模块。采用VHDL语言实现。通过按键控制显示器上呈现的画面、长宽比、垂直频率、水平频率等参数；控制屏幕上图形的位置、大小、颜色、透明度等；特定的图形类型包括数字、字母、几何图形等。

(2)时序生成模块。在画面生成的基础上，结合PLL芯片，通过内部时钟控制每一帧的定义，并根据不同的制式调整图像的扫描频率，确保输出的视频信号符合所需的标准；

(3)输出模块。采用VGA接口和HDMI接口，Output模块将生成的视频信号输出到显卡和HDTV上。

3.完成情况

(1)画面生成模块。完美实现了各项功能，能够呈现数字、字母、几何图形等多种图形类型，并能够根据按键控制调整参数，形成各种不同的图案。

(2)时序生成模块。成功将内部时钟与32K、24M和27M的时钟信号同步，可以实现各种不同的制式。而且能够按照所选制式分别生成109、112、114个视频线，保证视频帧率的稳定性。