EDA实验04—简单分频时序逻辑电路设计.docx

第

第PAGE1页共5页

电子信息工程学系实验报告

成绩：

成

绩：

指导教师（签名）：

实验项目名称：简单分频时序逻辑电路设计 实验时间：2011-10-10

班级：通信091 姓名：Jxairy 学号：910705131

实验目的:

掌握基本组合逻辑电路的实现方法。

初步了解分频时序逻辑电路的生成方法。

实验环境:

Windows7、max+plusⅡ10等。实验内容:

学习VerilogHDL设计课件。

同步置数、同步清零计数器的文本设计过程及其仿真。

作clk_in的2分频clk_out，要求输出时钟的相位与课件1/2分频器的输出正好相反。

实验过程:

一、同步置数、同步清零计数器实验的设计和仿真：

新建文本：选择菜单File下的New，出现如图4.1所示的对话框，在框中选中“TextEditorfile”，按“OK”按钮，即选中了文本编辑方式。

另存为Verilog编辑文件，如图4.2所示。

在编辑窗口中输入程序，如图4.3所示。

图4.1新建文本

图4.2另存为.V编辑文件

设置当前文本：在MAX+PLUSII中，在编译一个项目前，必须确定一个设计文件作为当前项目。按下列步骤确定项目名：在File菜单中选择Project中的Name选项，将出现ProjectName对话框：在Files框内，选择当前的设计文件。选择“OK”。如图4.4所示。

图4.3计数器代码 图4.4设置当前仿真的文本设计

打开编译器窗口：在MAX—plusⅡ菜单内选择Compiler项，即出现如图4.5的编译器窗口。

图4.5编译器窗口

选择Start即可开始编译，MAX+PLUSII编译器将检查项目是否有错，并对项目进行逻辑综合，然后配置到一个Altera器件中，同时将产生报告文件、编程文件和用于时间仿真用的输出文件。

建立波形编辑文件：选择菜单File下的New选项，在出现的New对话框中选择“WaveformEditorFile”，单击OK后将出现波形编辑器子窗口。

仿真节点插入：选择菜单Node下的EnterNodesfromSNF选项，出现如图4.6所示的选择信号结点对话框。按右上侧的“List”按钮，左边的列表框将立即列出所有可以选择的信号结点，然后按中间的“=”按钮，将左边列表框的结点全部选中到右边的列表框。单击“OK”，选中的信号将出现在波形编辑器中。

图4.6仿真节点插入

输入波形设置，保存波形文件，文本仿真：单击菜单File下的Save选项，在弹出的窗口中将波形文件存在以上的同一目录中，文件取名为count.scf。单击MAX—plusⅡ菜单内选择Simulator选项，单击Start，接着打开OpenSCF（界面如下图4.7所示），即完成模块调用的波形仿真。

图4.7 Simulator仿真

二、1/2分频器设计过程及其仿真：

新建文本：选择菜单File下的New，出现如图4.1所示的对话框，在框中选中“TextEditorfile”，按“OK”按钮，即选中了文本编辑方式。

另存为Verilog编辑文件，命名为“div_second.v”，与图4.2类似。

在编辑窗口中输入程序，如图4.8所示。

设置当前文本：在File菜单中选择Project中的Name选项，将出现ProjectName对话框：在Files

框内，选择compare设计文件。选择“OK”。与图4.4类似。

图4.81/2分频器的代码

打开编译器窗口：在MAX—plusⅡ菜单内选择Compiler项，单击Start。与图4.5类似。

建立波形编辑文件：选择菜单File下的New选项，在出现的New对话框中选择“WaveformEditorFile”，单击OK后将出现波形编辑器子窗口。

仿真节点插入：选择菜单Node下的EnterNodesfromSNF选项，单击“List”按钮，再单击中间的“=”按钮，插入仿真节点。单击“OK”，选中的信号将出现在波形编辑器中。与图4.6类似。

输入波形设置，保存波形文件，文本仿真：单击菜单File下的Save选项，在弹出的窗口中将波形文件存在以上的同一目录中，文件取名为div_second.scf。单击MAX—plusⅡ菜单内选择Simulator选项，单击Start，接着打开OpenSCF（界面与图4.7类似），即完成对1/2分频器的波形仿真。

实验