eda 八位寄存器实验报.docxVIP

EDA实验报告设计

学院：物信学院

班级：电信一班

学号：112207301122

姓名：杨义

指导老师：漆为民

目录

TOC\o1-5\h\z实验题目 3

\oCurrentDocument实验目的和要求 3

实验原理 3

\oCurrentDocument实验方案设计、实验方法 4

实验步骤 5

实验代码 5

仿真波形 6

心得体会 7

参考文献 8

.实验题目：

8位左右移移位寄存器

二.实验目的和要求

复习左右移移位寄存器的原理与功能，学习掌握循环移位寄存器的设计实现方法，设计实现数字系统设计中常用的8位循环移位寄存器，逐步学会熟练运用QuartusII软件，熟悉EDA的verilog程序设计方法、学会使用信号升沿、降沿、verilog的敏感量表等内容，掌握时序逻辑电路的verilog描述方法，掌握应用EDA常用工具软件进行时序逻辑电路的设计、分析、综合、仿真等的方法与技巧。

三.实验原理

8位左右移移位寄存器的真值表如下：

CP

LD

UD

工作状态

X

1

X

置数

0一1

0

0

循环右移

0-1

0

1

循环左移

移位开始，循环左移时，CP上每来一个脉冲升沿，寄存器从输出从低位开始依次左移一位，同时最高位给最低位。相反，循环右移时，从高位开始依次右移一位，同时最低位给最高位。

管脚

管脚

DOUTODOUT1DOUT2DOUT3DOUT4DOUT5DOUT6DOUT78位左右移移位寄存器的管脚如图:

DOUTODOUT1DOUT2DOUT3DOUT4DOUT5DOUT6DOUT7

DO

D1

D2

D3

D4

D5

D6

D7

CP

LD

LR

其中D表示输入的初始值，Sta为开始移位信号,DOUT表示当前数值;LD表示预设计数值,LD为“1”,初始计数值打入器件；LR表示移位方向，LR为循环右移位，LR为X循环左移位；CP为移位脉冲。

实验方案设计、实验方法

.实验方案

8位左右移移位寄存器的描述有多种方法，设计过程中可以采用图形编程，首先设计D触发器，而后通过D触发器的互联实现8位左右移移位寄存器，采用计数脉冲CP作为敏感量，CP的每个上升沿，输出量Q的每一位赋给左边一位或右边一位。同时循环左

移时，最高位赋给最低位，循环右移时，最低位赋给最高位。

.实验方法

首先根据前文所述，对照真值表的列出的不同输入逻辑状态，分情况依次输出于输入的对应关系，而后编译综合，由开发系统自行实现电路功能。

五.实验步骤

.设计输入利用FILENew菜单输入源程序，创建源文件

.设计项目的创建

原文件存储…

.设计编译....

.器件选择及管脚分配…?.

.设计仿真…??

.时序分析…??

.编程下载

六.程序代码：

moduleVerilog1(clk,ldn,k,d,q);

inputclk9ldn,k;

input[7:0]d;

output[7:0]q;

reg[7:0]d_reg,q_reg;

always@(negedgeIdn)

if(!ldn)

d_reg=d;

always@(posedgeelk)

begin

if(k)

begin//right

q_reg[7:0]={lb00,d_reg[7:l]};

end

elseq_reg[7:0]={d_reg[6:0],l*b0};

end

assignq=q_reg;

endmodule

七.仿真波形

8位循环移位寄存器的仿真波形如下图，从波形可以得出，输入输出满足前文真值表，设计电路

功能达到设计要求

—LDb370]3D0UT[70|

D0UT72DOUTBDOUT5OD0UT4—DOUT3aDOUT2ODOUT1“DOUTO6000nsXX7000ns8000ns9000nsALTLrLrLrLrLrLrLrLrLrLrLrLTH?(

—LD

b370]

3D0UT[70|

D0UT7

2DOUTB

DOUT5

OD0UT4

—DOUT3

aDOUT2

ODOUT1

“DOUTO

6000ns

X

X

7000ns

8000ns

9000ns

A

LTLrLrLrLrLrLrLrLrLrLrLrLT

H?(

HXX

X

X

X

上述时间分析可以得到，输出信号存在的时间延迟，它主要与器件速度、表达逻辑的合理性有关，选用速度更高器件、优化设计可以使该值降低

八.心得体会

刚刚开始接触这门课的时候，我什么都不知道，只知道按照老师您打得程序来抄。然后一步步按步骤做,经过一段时间的学习，学会了程序的运行和管脚的输