VHDL常见错误分析.pdfVIP

  • 10
  • 0
  • 约7.28千字
  • 约 7页
  • 2024-03-20 发布于天津
  • 举报

VHDL常见错误分析

一、较好的RTL代码风格

1、可综合

用HDL语言编程,应时刻牢记所写代码能否反映期望的硬件及其功能,而

且电路结构是可实现的。为保证设计的可综合,代码中的指令和数据类型必须是

综合工具所支持的,同时代码的结构也必须使综合得到的硬件功能和代码所体现

的功能一致。

2、简洁清晰,易于理解

最易懂的写法也就是效率最高的写法。使用一致的命名规则。

3、注释清楚

4、模块化程度高,易于修改、移植和复用

需要将代码中的常数写成参数化的形式。

5、模块例化时,为清楚起见

文档评论(0)

1亿VIP精品文档

相关文档