用VHDL语言编写的数字钟程序.pdfVIP

永州职业技术学院

课

程

设

计

课程名称：EDA技术实用教程

题目：

基于FPGA的数字钟设计

系、专业：电子技术系应用电子

年级、班级：07级电子大专

学生姓名：**

指导老师：***

时间：2008年12月

1

目录

一、系统设计………..

1.1设计要求……………………

1.1.1任务………………..

1.1.2要求……………….

1.1.3题目分析…………

二．方案论证与比较…………………

2.1方案一…………

2.2方案二…………

2.3方案三…………

三、设计思路……………………

3.1硬件模块………………

3.2软件模块………………….

四、调试情况………………….

五、系统调试…………………

六、心得体会……………………...

附：参考文献……………………..

2

用VHDL语言编写的数字钟程序

摘要：本设计要求一个12进制或24进制的具有时、分、秒计时功能的数

字钟，并要求能进行时、分、秒调整，每逢时有报时功能。数字钟是一种用数字

电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直

观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。本设计

基于FPGA芯片的数字钟的设计，通过多功能数字钟的设计思路，详细叙述了整

个系统的硬件、软件实现过程，实现了时间的显示和修改功能、报时功能等，并

尽可能的减少误差，使得系统可以达到实际数字钟的允许误差范围内。

关键词：FBGA、数码管、按键

一、系统设计

1．1设计要求

1．1．1任务

设计并制作一个数字钟，通过设计,掌握电子设计的一般思路,学习电子设计

的一般方法。

1．1．2要求

（1）基本要求

①计时功能：这是数字钟的基本功能,每隔一秒钟计时一次,并在显示屏上

显示当前时间。

②校时功能：能设置实时时间作为数字钟的当前时间，具有小时、分钟的

手动校准时间功能。

（2）发挥部分

①计时进制的选择功能：十二小时制或二十四小时制可选择控制；

②整点报警功能：每逢整点自动报警；

③其他创新功能。

3

二．方案论证与比较

2.1、方案一：采用74LS163和CD4046设计数字钟

图1.1.1方案一电路图

晶体振荡器电路给数字钟提供一个频率稳定准确的32768Ｈz的方波信号，可保证数字

钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电

CD4046组成的