CPU与控制单元设计.pptVIP

计算机组成原理与汇编语言

〔组成原理局部〕

2000级北航计算机学院刘旭东Tel82317634Mail：

第五局部CPU与控制单元设计一、CPU的结构与功能二、指令流程与组合逻辑控制器三、微程序原理四、微程序控制器设计

一、CPU的结构与功能二、指令流程与组合逻辑控制器三、微程序原理四、微程序控制器设计

1.1CPU的结构与功能CPU的功能取指令：具备从存储器中取出指令的功能地址部件：解决指令地址的产生指令部件：保存从存储器中取来的指令分析指令：分析指令的操作性质，计算指令操作对象的位置〔地址〕译码部件：对指令进行译码执行指令：实现指令的操作功能控制信号：根据指令的操作性质和操作对象的地址，产生一系列的微操作控制信号，从而控制计算机的运算器、存储器或输入输出接口等部件，实现指令所表示的功能。

1.1CPU的结构与功能CPU的结构运算器：算术逻辑运算单元〔ALU〕存放器：通用计算机〔GR〕，标志存放器〔FR，又称程序状态字PSW〕控制单元〔CU〕：指令部件：指令存放器〔IR〕译码部件：指令译码器〔ID〕控制部件：微操作控制信号产生部件时序部件：产生时序信号中断系统：处理异常事务内部总线：CPU内部数据通路〔InternalBus〕

1.1CPU的结构与功能CPU内部结构执行单元控制单元存放器单元中断系统内部总线

1.1CPU的结构与功能CPU内部的存放器通用存放器〔GeneralRegister〕：用户可见，汇编语言可以直接使用；数据存放器、基址存放器、变址存放器、堆栈指针、标志存放器〔条件代码存放器〕等控制与状态存放器：一般用户不可见，为系统控制专用，用户不可直接使用。MAR〔MemoryAddressRegister〕：存储器地址存放器MBR/MDR〔MemoryBufferRegister，MemoryDataRegister〕：存储器数据缓冲存放器PC〔ProgramCounter〕：程序计数器，存放下一条指令的地址IR〔InstructionRegister〕：指令存放器，存放当前执行的指令编码

1.1CPU的结构与功能执行单元〔EU－ExecutionUnit〕执行单元的核心：算术逻辑运算单元〔ALU〕，完成算术运算、逻辑运算、移位运算等操作；存放器：提供数据缓冲；控制单元〔CU－ControlUnit〕指令存放器IR指令译码器ID〔InstructionDecoder〕时序部件：提供各种时序信号控制信号生成部件：产生计算机其他部件所需要的所有微操作控制信号。中断系统检查中断信号，中断CPU的正常程序执行，处理异常事务。

1.2模型机结构返回

1.2模型机结构简化的8086／8088结构16位系统通用存放器部件主存地址存放器MAR主存数据存放器MDR暂存器C,D,Z程序计数器PC指令存放器IRALU存储器部件控制部件数据通路与控制信号微操作控制信号与控制脉冲

1.3模型机的指令系统双操作数指令格式RR型或RS型，必有一个操作数在存放器中〔存放器直接寻址〕长度2～4个字节〔前2个字节必须〕Opcode：操作码〔6位〕d:方向字段〔1位〕。在第二个字节中，REG确定一个操作数〔存放器直接寻址〕，MOD和R/M确定零一个操作数的寻址方式。方向字段d说明REG确定的是源操作数还是目的操作数。d=1,REG确定目的操作数，MOD+R/M确定源操作数d=0,REG确定源操作数，MOD+R/M确定目的操作数W：字／字节字段〔1位〕：操作数是字节〔8位〕还是字〔16位〕W=1，字〔16位〕W=0，字节〔8位〕

1.3模型机的指令系统双操作数指令格式REGW=1W=0000AXAL001CXCL010DXDL011BXBL100SPAH101BPCH110SIDH111DIBH寄存器编码表

1.3模型机的指令系统双操作数指令格式

1.3模型机的指令系统单操作数指令格式指令分类传送指令：MOVDest，Src算术指令：ADDDest，SrcSUBDest，SrcANDDest,SrcORDest,SrcXORDest,Src单操作数指令：INCDest,DECDest,NEGDest,NOTDest移位指令：SALDest,1;SARDest,1程序控制指令：转移指令，转子指令等

一、CPU的结构与功能二、指令流程与组合逻辑控制器三、微程序原理四、微程序控制器设计

2.1控制