原创力文档- 1、本文档共2页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
CLOCK造成之原因:
EMI形成的原因
分析有幾個CLOCK,因為在3倍頻率的地方會產生NOISE,即EMI產生.
例如:有兩個OSC(振盪器)提供50MHZ或100MHZ頻率的信號,經由傅立葉方程式展開若50MHZ或100MHZ其中之一乘以3倍,如達到150MHZ則其EMI值即為最大.
LAYOUT 注意事項:
選擇IC時,不要有倍頻的重疊
OSC~IC之距離越短越好,若太長會類似天線,產生散發出極大的NOISE
若一CLOCKOSCFANOUT4 個IC時,其OSC至各IC間若需保持等長.
若其間距無法保持等長,則要加DanPing 終端電阻及電容,即在OSC與GND間加入RC.PS.若在OSC輸出部加入電感會使其傳輸效率變差,造成Dataloss
若其間距無法保持等長,則要加Terminal電阻及電容,也可在OSC與IC間加入RC,作用為防止訊號反射.
用示波器量其脈波(Clock)正,常情況下則為正弦波,若有產生Ripple可,用RC將Ripple微調至較為Smooth(平滑)
例如:從MAC 至T/R至X’FMRM 間,因為MAC 至T/R間是傳輸DigitalDataT/R至X’FMRM 間是傳輸AnalogData若,加上RC則可降低Ripple.
CROSSTALK造成之原因
在TX與RX端為避免CROSSTALK 造成EMI其解決方法如下:
在TX與RX間之線距要在線徑兩倍以上,如8milLa成y
把T/R至X’FMRM 間做成上下面板.
Analog的走線其轉角應避免直角,最好採圓滑.
16mil以上.
3.VCCGND
避免EMI的方法,其法如下:
DigitalGND數位接地.
AnalogGND類比接地
ChassisGND大地
TC接VCC
OSC接VCC
Analog接VCC
Digita接lVCC
屏蔽方式也可解決EMI
以下三種方式皆可Shall掉EMI
使用鐵殼包覆
在塑膠殼外表噴導電材質
在金屬殼外加馬口鐵
在POWER 的選擇在INPUTDC有Ripple加上電容C或電感L可濾掉Ripple因.
為大電容可濾小Ripple而,小電容可濾大Ripple同,理電感亦之.
文档评论（0）