《计算机维修技术-第3版》第05章-内存系统结构与故障维修2013.pptVIP

5.1.3存储单元工作原理SRAM芯片半导体电路〔放大〕5.1.3存储单元工作原理【补充】SRAM不需要周期性刷新；因此SRAM功率消耗比DRAM低；CPU内部的Cache采用SRAM作为存储单元；DRAM与SRAM的性能差异在缩小。SRAM是对晶体管锁存器进行读写；DRAM是对存储器电容进行读写。SDRAM属于DRAM，它不是SRAM。5.1.4内存芯片阵列结构1．逻辑存储阵列组〔Bank〕内存芯片结构：采用“存储阵列”〔Bank〕结构。存储阵列寻址：先指定存储块〔Bank〕；再指定行号和列号，就可以准确找到存储单元。5.1.4内存芯片阵列结构Bank的大小由于技术和本钱等原因，不能做一个全内存容量的Bank；单一的Bank将会造成严重的寻址冲突。DDR1内存芯片中的Bank为2或4个；DDR2内存芯片中的Bank为4或8个；DDR3中Bank为8或16个。5.1.4内存芯片阵列结构2．物理存储阵列组〔Rank〕内存总线位宽CPU内部存放器和前端总线为64位；如果内存系统一次传输64位数据，CPU就不需要等待；内存控制器〔北桥或CPU内〕位宽为64位。计算机最大内存北桥芯片内部带有内存控制器，因此内存的一些重要参数也由芯片组决定。如主板的最大内容容量，单条内存容量等。32位系统的最大物理寻址能力支持到4GB内存。64位CPU可以使用大内存，但是需要主板和操作系统的支持。局部64位CPU集成了内存控制器，因此支持最大内存容量也就由CPU、主板和操作系统来决定。5.1.4内存芯片阵列结构物理阵列〔Rank〕64位位宽的一组内存芯片存储单元称为1个Rank。内存芯片的位宽较小，需要用多个芯片构成一个内存条。1个Rank1个Bank5.4.2内存条信号测试点内存【补充】内存总线布线5.1.5内存的读写与刷新1．内存数据的读取过程首先进行列地址选定〔CAS〕；准备数据I/O通道，将数据输出到内存总线上。从CAS与读命令发出，到第一次数据输出的时间定义为CL〔列地址选通潜伏期〕。存储单元的电容很小，读取的信号要经过放大才能识别。一个Bank对应一个读出放大器〔S-AMP〕通道。WE#有效时为写入命令；WE#无效时就是读取命令。读操作形式有：顺序读，随机读，突发读，读-写，读-预充电，读-状态中止等。5.1.5内存的读写与刷新读操作DRAM的读操作是一个放电过程；状态为“1”的电容在读操作后，会因为放电而变为逻辑“0”；为了保证数据的可靠性，需要对存储单元原有数据进行重写；重写任务由读出放大器〔S-AMP〕完成。读操作时，读出放大器会保持数据的逻辑状态，再次读取同一数据时，它直接发送，不用再进行新的寻址。5.1.5内存的读写与刷新2．内存数据的写入过程DRAM写操作是一个充电过程。写操作与读过程根本相同；只是在列寻址时，WE#为有效状态；行寻址与列寻址的时序与读操作一样。写操作的形式有：写-写、随机写、突发写、写到读、写到预充电、写固定长度或全页等。5.1.5内存的读写与刷新3．内存系统的刷新过程存储单元中，电容的电荷会慢慢泄漏；DDR2内存的充电时间为60ns左右；DDR3内存的充电时间为36ns左右。充电过程中，存储单元不能被访问。定时对存储单元进行充电称为“动态刷新”；在技术上实现存储单元的动态刷新并不困难。目前公认的标准刷新时间间隔是64ms。5.2内存条的根本结构5.2.1内存条的容量1．内存芯片技术规格内存芯片容量采用“M×W”的形式表示，M表示1个数据I/O接口的最大存储容量，单位bit；W表示内存芯片输入/输出位宽。【例5-3】：64Mbit×8，表示内存芯片在1个I/O接口的存储容量为64Mbit，内存芯片有8个这样的数据I/O接口，1个内存芯片总存储容量为64Mbit×8=512Mbit。如果采用8个这样的内存芯片，那么可以构成一个512MB的内存条〔1个Rank〕；如果采用16个这样的内存芯片，那么可以构成一个1GB的内存条〔2个Rank〕。5.2.1内存条的容量3．内存芯片与内存条Rank的关系内存芯片数据I/O位宽有：4/8/16/32bit等类型。组成一个Rank〔64bit〕就需要多个内存芯片并联工作。【例5-4】：内存条的不同组成形式。采用16bit的I/O位宽芯片时，需要4颗〔16bit×4颗=64bit〕芯片；8bit的I/O位宽芯片，需要8颗〔8bit×8颗=64bit〕；4bit的I/O位宽芯片，需要16颗〔4bit×16颗=64bit〕。5.2.1内存