原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
第11章时序逻辑电路的分析与设计;描述时序电路的三组方程：;时序电路分类：;11.1MSI构成的时序逻辑电路;①4位D触发器存放器(74175);②具有三态输出的四位缓冲数据存放器(74173);③8位可选址存放器(74259);2.移位存放器;(1)单向移位存放器;各触发器初态
为0,Vi依次输入
1→0→1→1时的
波形图;在连续四个CP脉冲后,在Q0、Q1、Q2和Q3端得到
并行输出信号；;b)串/并入---串出单向移存器;工作原理：;2)并行输入:;(2)双向移位存放器;74194逻辑电路结构示意：;用两片74194接成八位双向移位存放器;3.移位存放器的应用举例;(2)串行加法器;(3)串行累加器;11.1.2计数器;CP:计数脉冲;;计数器的驱动方程和输出方程;Q3Q2Q1Q0Q3Q2Q1Q0C
000000010
000100100
001000110
001101000
010001010
010101100
011001110
011110000
100010010
100110100
101010110
101111000
110011010
110111100
111011110
111100001;2)同步二进制加法计数器的特点;3)MSI同步二进制加法计数器;CPRDLDENPENT功能
0异步清零
10同步置数
1101保持(包括CO的状态)
110保持(CO=0)
1111同步计数;74161内部
电路分析：
以计数器中
间某一位为
例：;利用多片74161实现计数器的位数扩展:;D0;D0;2.异步二进制计数器;波形图;如将电路改为：;12345678910111213141516;2)异步二进制计数器的特点;;3.二进制可逆计数器;有加/减控制的同步二进制可逆计数器电路的设计思路：以T触发器设计例;有加/减控制的同步4位二进制可逆计数器电路;当U/D=0时,各触发器的驱动方程为:
T0=1
T1=Q0
T2=Q1Q0
T3=Q2Q1Q0
符合减法计数
文档评论（0）