时序逻辑电路.pptx

;1概述;一、与非门构成的基本RS触发器;与非门构成的基本RS-FF的图形符号;二、或非门构成的基本RS触发器;基本RS触发器的特点：

电路简单，直接置位、复位，操作方便。

基本RS触发器经常用于键盘输入、消除开关噪声等场所。;在数字系统中，为协调各部分的动作，常要求某些触发器于同一时刻动作。为此，必须引入同步信号，使这些触发器只有在同步信号到达时才按输入信号改变状态。通常把这个同步信号叫做时钟脉冲，或称为时钟信号，简称时钟，用CP（ClockPulse）表示。

同步触发器又称为“钟控触发器”，即时钟控制的电平触发器。;一、同步RS触发器

（一）电路结构与工作原理分析;实用同步RS-FF的逻辑图和逻辑符号;（二）动作特点

同步RS-FF的动作特点：在CP=1的全部时间里S和R的变化都将引起FF输出端状态的变化。由此可知，若在CP=1的期间内输入信号发生多次变化，则FF的状态也会发生多次翻转，这就降低了电路的抗干扰能力。;解：;二、同步D触发器

为了从根本上避免同步RS触发器R、S同时为1的情况出现，可以在R和S之间接一非门。这种单输入的FF叫做同步D触发器（又称D锁存器），其逻辑图和特性表如下所示：;同步D-FF的惯用符号和国标符号;三、同步JK触发器

同步JK-FF解决了同步RS-FF输入控制端S=R=1时触发器的新状态不确定的问题。JK-FF的J端相当于置“1”（S）端，K端相当于置“0”（R）端。;同步JK-FF的惯用符号和国标符号;同步T-FF的逻辑图;若将T输入端恒接高电平，则成为T’触发器。

T’-FF的特性方程为：;五、同步触发器的空翻现象;

;;;;;;;;;主从JK-FF的一次变化现象示例;;;;;;解：由图可知，时钟脉冲CP加在每个触发器的时钟脉冲输入端上。因此，它是一个同步时序逻辑电路，可不写时钟方程。

（1）写方程式;2）驱动方程：;;;（5）检查电路能否自启动：110和111两个状态称为“无效状态”。如果由于某种原因而进入无效状态，只要继续输入CP，电路便会自动返回有效状态，则该电路能够自启动。否则不能自启动。

由以上分析知，图???电路为能自启动同步六进制加法计数器