synopsys 实验系列3数字电路仿真vcs.ppt

Synopsys实验系列3_

数字电路仿真_VCS——VerilogCompileSimulator2010.12.161

大纲VCS的简介1用VCS模拟仿真的流程2仿真的具体流程3现场演示42

VCS（VerilogCompileSimulator）1、编译型的Verilog模拟器2、支持OVI标准的VerilogHDL语言、PLI和SDF3、具有目前行业中最高的模拟性能4、出色的内存管理能力5、支持千万门级的ASIC设计3

VCS（VerilogCompileSimulator）提供VeraLite、CycleC等智能验证方法a）支持混合语言仿真b）集成了Virsim图形用户界面c）提供了对模拟结果的交互和后处理分析VCS结合了节拍式算法和事件驱动算法a）具有高性能、大规模和高精度的特点b）适用于从行为级、门级、RTL到Sign-Off等各个阶段的模拟仿真VCS特点4

SynopsysCompleteSoCVerificationSolution5

RTL级模拟仿真流程6

门级模拟仿真流程7

VCSCompilergeneratesoptimizedexecutablesimulationSimulator1）Executesusertestbench2）ReportssimulationresultsDebugger1）Text-based:CommandLineInterface(CLI)2）GUI-based:VirSimandDVE8

VCS中的帮助文档9

VCS中的帮助文档10

VCS仿真流程CompileVerilogsourceintoanexecutablesimulation%vcsdesign.vRunexecutablesimvtoperformsimulation%./simvDebugVerilogdesign11

VCS仿真流程sources_files源程序-R：executessimulationbinaryimmediatelyaftercompilation-Xman=4：combinesallsourcefilesintoasinglefile“tokens.v”12

VCS仿真流程13

VCS仿真流程%./simv[run_time_options]run_time_options-s：stopssimulationattime014

VCS仿真流程15

VCS仿真流程编译所有的Verilog源文件，包括测试文件16

VCS仿真流程VCS生成仿真使用的二进制的测试文件启动仿真文件开始仿真测试17

VCS仿真流程仿真结果的输出18

VCSDebuggingVerilogSystemTaskcalls$display、$monitor、$time、$stop、$finishVCSCLI（commandlineinterface）VCSVirSimVCSDVE19

InvokeCLI20

InvokeCLI21

CLI的一些命令22

CLI下的简单示例23

CLI下的简单示例24

CLI下的简单示例25

DebugaVerilogdesignusingVirSimVirSim概况：是基于OSF/Motif的图形化仿真调试系统利用Virsim与VCS交互式的工作方式可以在模拟的过程中显示仿真结果结果可以存到一种叫做VCD+的文件中支持三种基本的调试方式：波形、结构和代码支持标准Verilog的所有函数、语法、系统调用和编程语言接口26

VirSim两种运行方式Interactivemode（交互模式）允许实时的控制仿真的进行，允许在模拟的过程中改变寄存器的值或者设置，这些改变会实时地影响到模拟的结果。27

VirSim两种运行方式Post-processingmode（后台处理方式）先输出用户指定选择的信号及其变化过程到一个文件中，然后可以用VirSim来分析这个文件。该文件是VCD+类型的，VCD+文件是一种二进制的格式，里面记录了VCS模拟的结果，和信号的变化历史等信息。28

交互式调用Virsim（方法一）29

交互式调用Virsim（法二）30

VirSim的调用31

DebugaVerilogdesignusingVirSim32

Virsim界面和功能介绍33

交互式窗口界面菜单栏工具栏历史栏命令行输