第四章-组合逻辑电路.ppt

控制端扩展功能举例：例： 用两片8线-3线优先编码器 16线-4线优先编码器其中，的优先权最高···集成译码器实例：74HC13874HC138的功能表：4.3.3数据选择器4.3.4加法器2.超前进位加法器基本原理：加到第i位的进位输入信号是两个加数第i位以前各位（0~j-1）的函数，可在相加前由A,B两数确定。优点：快，每1位的和及最后的进位基本同时产生。缺点：电路复杂。4.3.5数值比较器§4-4组合逻辑电路的竞争冒险现象四、译码器的应用1、用译码器作数据分配器数据分配器——将一路输入数据根据地址选择码分配给多路数据输出中的某一路输出。Dn位地址选择信号0D1D2D…n-1数数据据输输出入例1：用2线—4线译码器作数据分配器：A1A0端：地址码输入端S端：数据D的输入端Y3~Y0：数据输出端把数据D=1010依次加在S端，10111110111011111100011011A1A0地址码输出Y2=DY0=DY1010例如：令地址码A1A0=10结果只有Y2=1010功能表DY3Y2Y1Y0A0A1SY1=DY3=D例2：用译码器设计一个“1线-8线”数据分配器输出地址选择信号D0=DD1=DD2=DD3=DD4=DD5=DD6=DD7=D000001010011100101110111A2A1A0数据分配器功能表Y01Y2Y3Y4Y5Y6Y7Y0AAA12S2S1S374138D10D0D1D2D3D4D5D6D7输据入数输据出数地址选择信号2、用译码器产生任意逻辑函数n线—2n线的译码器，可产生不多于n个变量的任意逻辑函数。1）方法步骤2）注意控制端的条件要满足。函数变量的权位应与所用译码器输入代码的权位相对应；所用译码器输出1有效时，输出端应附加或门；把原函数化为最小项之和形式；根据函数的变量数n，确定用n线——2n线译码器；所用译码器输出0有效时，输出端应附加与非门。假设用图示输出1有效的3线—8线译码器产生此函数，则应将Z式变为如下形式：如果用输出0有效的3线—8线译码器74LS138产生此函数，例1：用译码器产生Z=ABC+AB解：≥1ZABC1译码器输出端附加或门即可。则应将Z式变为如下形式：译码器输出端附加与非门即可。Z=ABC+ABC+ABC=m0+m6+m7Y0+Y6+Y7Z=m0+m6+m7Z=m0+m6+m7=m0·m6·m7Y0·Y6·Y7Y7Y6Y5Y4Y3Y2Y1Y0SA2A1A074LS138Y7Y6Y5Y4Y3Y2Y1Y0S2S3S1A2A1A0ZABC1解：写出各输出的最小项表达式，再转换成与非—与非形式:输出输入0011001010101010100111000000010100111001011