计算机组成原理课程设计.docVIP

PAGE

PAGE6

逻辑加与减法指令在基本模型机的设计与实现

一．设计背景与设计目标

通过计算机组成原理理论课和几次实验的学习，尝试设计五条机器指令，并编写相应的微程序，完成由基本单元电路构成一台基本模型机，再经过调试指令和模型机使其在微程序的控制下自动产生各部件单元的正常工作控制信号。

在设计基本模型机的实验过程中，个别部件单元的控制信号是人为模拟产生的，而本课程设计将能在微程序控制下自动产生各部件单元控制信号，实现特定指令的功能。这里，计算机数据通路的控制将由微程序控制器来完成，CPU从内存中取出一条机器指令到指令执行结束的一个指令周期，全部由微指令组成的序列来完成，即一条机器指令对应一条微程序。

本课程设计要求增加两条机器指令，我组选择：或OR（逻辑加），SUB（减法）

二．设计仪器

TDN—CM+计算机组成原理教学实验系统一台，排线若干；

PC机一台。

三．设计原理

1.微程序控制电路

微程序控制器的组成见图1-13。其中控制存储器采用3片2816E2PR0M，具有掉电保护功能。微命令寄存器18位，用两片8D触发器（74LS273）和一片4D（74LS175）触发器组成。微地址寄存器6位，用三片上升沿触发的双D触发器（74LS74）组成，它们带有清“0”端和置“1”端。在不判别测试的情况下，T2时刻打入微地址寄存器的内容即为下一条微指令地址。当T4时刻进行测试判别时，转移逻辑满足条件后输出的负脉冲通过强置端将某一触发器设置为“1”状态，完成地址修改。

在该实验电路中，在CONTROLUNIT有一个编程开关，它具有三种状态：WRITE（编程）、READ（校验）、RUN（运行）。当处于“编程状态”时，实验者可根据微地址和微指令格式将微指令二进制代码写入到控制存储器2816中。当处于“校验状态”时，可以对写入控制存储器中的二进制代码进行验证，从而可以判断写入的二进制代码是否正确。当处于“运行状态”时，只要给出微程序的入口微地址，则可根据微程序流程图自动执行微程序。图中微地址寄存器输出端增加了一组三态门74LS245，目的是隔离触发器的输出，增加抗干扰能力，并用来驱动微地址显示灯

2.微指令格式

微指令字长24位，其控制位顺序如下：

表1-2微指令结构图

微程序

24

23

22

21

20

19

18

17

16

15

14

13

12

11

10

9

8

7

6

5

4

3

2

1

控制信号

S3

S2

S1

S0

M

CN

WE

CE

LDPC

A

B

P

uA5

uA4

uA3

uA2

uA1

uA0

A字段

B字段

P字段

15

14

13

控制信号

12

11

10

控制信号

9

8

7

控制信号

0

0

0

0

0

0

0

0

0

0

0

1

LDRi

0

0

1

RS_B

0

0

1

P1

0

1

0

LDDR1

0

1

0

0

1

0

0

1

1

LDDR2

0

1

1

0

1

1

1

0

0

LDIR

1

0

0

299_B

1

0

0

P4

1

0

1

LOAD

1

0

1

ALU_B

1

0

1

1

1

0

LDAR

1

1

0

PC_B

1

1

0

其中uA5一uA0为6位的后续微地址，A、B、P为三个译码字段，分别由三个控制位译码出多位。P字段中的Pl一P4是四个测试字位。其功能是根据机器指令及相应微代码进行译码，使微程序转入相应的微地址入口，从而实现微程序的顺序、分支、循环运行。AR为算术运算是否影响进位及判零标志控制位，其为零有效。B字段中的RS_B、RD_B、RI_B分别为源寄存器选通信号、目的寄存器选通信号及变址寄存器选通信号，其功能是根据机器指令来进行三个工作寄存器R0、R1及R2的选通译码。

四．实验步骤

1按照基本模型机的同路框图设计微程序流程图

数据通路图：

微程序流程图的控制台部分：

PC

PC-AR

PC+1

RAM-BUS

BUS-IR

P1

SW-R0

PC-AR

PC+1

PC-AR

PC+1

PC-AR

PC+1

PC-AR

PC+1

RAM-BUS

BUS-AR

R0-BUS

BUS-DR0

R0-DR1

DR1+DR2-R0

RAM-BUS

BUS-AR

RAM-BUS

BUS-AR

RAM-BUS

BUS-AR

R0-BUS

BUS-RAM

RAM-BUS

BUS-DR1

DR1+DR2-R0(逻辑加)

RAM-BUS

BUS-AR

R0-BUS

BUS-DR0

R0-DR1

PC-AR

PC+1

PC-AR

PC+1

RAM-BUS

BUS-AR

R0-BUS

BUS-DR0

R0-DR1

DR1-DR2-R0