杭电计组实验4-寄存器堆设计实验.doc

杭电计组实验4-寄存器堆设计实验

实验报告

2018年5月12日成绩：

姓名

阳光男

学号班级专业

计算机科学与技术

课程名称

《计算机组成原理与系统结构试验》

任课老师

张翔老师

指导老师

张翔老师

机位号

默认

实验序号

4

实验名称

《实验四寄存器堆设计》

实验时间

2018/5/12

实验地点

1教211

实验设备号

个人电脑、Nexys3开发板

一、实验程序源代码

顶层电路模块

顶层电路内部结构：

四、引脚配置（约束文件）

NETClkLOC=C9;

NETResetLOC=D9;

NETWrite_RegLOC=T5;

NETC2LOC=C4;

#PlanAheadGeneratedphysicalconstraints

NETLED[7]LOC=T11;

NETLED[6]LOC=R11;

NETLED[4]LOC=M11;

NETLED[3]LOC=V15;

NETLED[1]LOC=V16;

NETLED[0]LOC=U16;

NETLED[2]LOC=U15;

NETLED[5]LOC=N11;

NETAddr[0]LOC=T10;

NETAddr[2]LOC=V9;

NETAddr[3]LOC=M8;

NETAddr[4]LOC=N8;

NETC1[0]LOC=U8;

NETC1[1]LOC=V8;

NETAddr[1]LOC=T9;

五、思考与探索

(1)实验四实验结果记录表

寄存器地址写入数据读出数据

$132h0000_0003 32h0000_0003

$232h0000_0607 32h0000_0607

$332hFFFF_FFFF 32hFFFF_FFFF

$432h1111_1234 32h1111_1234

$532h0000_0003 32h0000_0003

$632h0000_0607 32h0000_0607

$732hFFFF_FFFF 32hFFFF_FFFF

$832h1111_1234 32h1111_1234