PCB可制造性设计概述.pptxVIP

PCB可制造性设计（下）;目录;●器件布局要求;;;;c).CSP、BGA等面阵列器件周围需留有2mm禁布区，最佳为5mm禁布区。

d).一般情况面阵列器件布容许放在背面；当背面有阵列器件时，不能在正面面阵列器件8mm禁布区的投影范围内。如图所示；;贴片器件之间的距离要求

同种器件：≥0.3mm

异种器件：≥0.13×h+0.3mm（h为周围近邻元件最大高度差）;a).允许布设元件种类

1608（0603）封装尺寸以上贴片电阻、贴片电容（不含立式铝电解电容）、SOT、SOP(引线中心距≥1mm（40mil）)且高度小于6mm。

b).放置位向

采用波峰焊焊接贴片元器件时，常常因前面元器件挡住后面元器件而产生漏焊现象，即通常所说的遮蔽效应。因此，必须将元器件引线垂直于波峰焊焊接时PCB的传送方向，即按照图16所示的正确布局方式进行元器件布局，且每相邻两个元器件必须满足一定的间距要求（见下条），否则将产生严重的漏焊现象。;c).在采用贴片一波峰工艺时,片式元件,SOIC的引脚焊盘应垂直于印制板波峰焊运动方向,QFP(引脚间距≥0.8mm以上),则应转角45°，引脚之间加阻焊层，SOIC,QFP除注意方向外,还应增加辅助焊盘,引脚之间增加阻焊层,如图：;;f).SOT器件过波峰尽量满足最佳方向。;h).SOJ、PLCC、QFP等表贴器件不能过波峰焊；SOJ、PLCC、QFP等表贴器件贴装在BOTTOM面时必须使用双面回流+遮蔽焊工艺。多层板建议使用遮蔽焊工艺.;;;●孔设计;工序;类型;●焊盘设计;●焊盘设计;●焊盘设计;●丝印设计;●丝印设计;a)元器件一般用图形符号或简化外形表示，图形符号多用于插装元件的表示，简化外形多用于表面贴片元器件、连接器以及其它自制件的表示。

b)IC器件、极性元件、连接器等元件要表示出安装方向，一般用缺口、倒脚边或用与元件外形对应的丝印标识来表示。对立式安装的元件，为了方便装配，建议将元件侧的孔用实芯圈标出，若有极性还要在引线侧标注极性。

c)IC器件一般要表示出1号脚位置，用小圆圈表示。对BGA器件用英语字母和阿拉伯数字构成的矩阵方式表示；极性元件要表示出正极，用“+”表示；二极管采用元件的图形符号表示，并表示出“+”极；转接插座有时为了调试和连接方便，???需要标出针脚号。

元件丝印字符、安装方向、极性和引脚号的标识方法见图。;字符大小、位置和方向的见下表。表中规定的字符大小为原则性规定，设计时应以成品板的实际效果为准。;此表为推荐用符号，具体待大家谈论确定！;为提高产品的生产效率,保障产品质量,要求所有贴片元件的板子必须加测试点,有关测试点的技术要求如下:;3、测试孔是指用于测试目的的过孔，有的也称导通孔，原则上孔径不限，焊盘直径应不小于0.635mm(25mil),测试孔之间中心距不小于1.27mm(50mil)。

4、测试点与测试点之间的间距应大于1.75mm。

5、测试点与焊接面上的元件的间距应大于1.25mm。

6、测试点到PCB板边缘的距离应大于125mil（3.175mm）。

7、测试点到定位孔的距离应该大于0.5mm,为定位柱提供一定净空间。;;二、测试点添加规则：;4、应有有符合规范的工艺边

5、对长或宽200mm的线路板应留有符合规范的压棒点

6、需测试器件管脚间距应是1.25mm的倍数

7、低压测试点和高压测试点的间距离应符合安规要求。

;

8、测试点添加规则:每一条走线选一个点作为测试点,若该走线的两端为贴片元件,则必须在走线上添加测试点;若走线的两端,有一端为插件元件则该走线可以不加测试点,但须满足与其它线路测试点的间距≥2.0mm,具体如下图。（两测试点之间的间距要求大于2.0mm，否则需要重新选择测试点位置。

）;9、直插式IC引脚脚距2.0mm，其引脚不能作为测试点（如东芝809、846IC元件引脚不能作为测试点用）。

10、测试点的位置都应在焊接面上(二次电源该项不作要求)，因插件元件的引脚焊盘可直接作为测试点用,这样保证插件元件,SMC,SMD元件的测试点在同一面,否则需制作双面治具.

11、电源和地的测试点要求。

每根测试针最大可承受2A电流,每增加2A,对电源和地都要求多提供一个测试点。

12、对于数字逻辑单板,一般每5个IC应提供一个地线测试点。

13、焊接面元器件高度不能超过150mil（3.81mm）,若超过此值,应把超高器件列表通知装备工程师,以便特殊处理。

;14、是否采用接插件或者连接电缆形式测试。

如果结果为否,对①、②项不作要求。

①接插件管脚的间距应是1.25mm的倍数。

②所有的测试点应都已引至接插件上。

15、对于ICT测试,