- 1、本文档共15页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
Quartus-II使用教程-完整实例
PAGE
PAGE1
快捷工具栏:提供设置(setting),编译(compile)等快捷方式,方便用户使用,用户也可以在菜单栏的下拉菜单找到相应的选项。
菜单栏:软件所有功能的控制选项都可以在其下拉菜单中找到。
信息栏:编译或者综合整个过程的详细信息显示窗口,包括编译通过信息和报错信息。
所建工程的保存路径第二步:新建工程(filenewProjectWizard)
所建工程的保存路径
1工程名称:
顶层模块名(芯片级设计为实体名),要求
顶层模块名(芯片级设计为实体名),要求与工程名称相同
如果有已经存在的文件就在该过程中添加,软件将直接将用户所添加的文件添加到工程中。
工程名称
2添加已有文件(没有已有文件的直接跳过next)
3选择芯片型号(我们选择MAX3000A系列下的EPM3256AQC208-10芯片)
(注:如果不下载到开发板上进行测试,这一步可以不用设置)
选择芯片快速搜索所需的芯片所选的芯片的系列型号
选择芯片
快速搜索所需的芯片
所选的芯片的系列型号
4选择仿真,综合工具(第一次实验全部利用quartus做,三项都选None,然后next)
选择时序分析仪选择第三方仿真工具,如果使用Quartus内部仿真工具则选择
选择时序分析仪
选择第三方仿真工具,如果使用Quartus内部仿真工具则选择none
选择第三方综合工具,如果使用Quartus内部综合工具则选择none
5工程建立完成(点finish)
工程建立完成,该窗口显示所建立工程所有的芯片,其他第三方EDA
工程建立完成,该窗口显示所建立工程所有的芯片,其他第三方EDA工具选择情况,以及模块名等等信息。
第三步:添加文件(filenewVHDLfile),新建完成之后要先保存。
我们选择
我们选择VerilogHDLFile设计文件格式既选择Verilog文本输入形式
第四步:编写程序
以实现一个与门和或门为例,Verilog描述源文件如下:
moduletest(a,b,out1,out2);
inputa,b;
Outputout1,out2;
assignout1=ab;
assignout2=a|b;
endmodule
然后保存源文件;
第五步:检查语法(点击工具栏的这个按钮(startAnalysissynthesis))
语法检查成功,没有error级别以上的错误
语法检查成功,没有error级别以上的错误
该窗口显示了语法检查后的详细信息,包括所使用的io口资源的多少等内容,相应的英文名大家可以自己查阅
点击确定完成语法检查
第六步:(锁定引脚,点击工具栏的(pinplanner))
(注:如果不下载到开发板上进行测试,引脚可以不用分配)
顶层某块的输入输出口与物理的芯片端口想对应各个端口的输入输出类型
顶层某块的输入输出口与物理的芯片端口想对应
各个端口的输入输出类型
双击location为您的输入输出配置引脚。
选择为使用端口选项卡第七步:整体编译(工具栏的按钮(startComplilation))
选择为使用端口选项卡
该窗口给
该窗口给出综合后代码的资源使用情况既芯片型号等等信息。
第八步:功能仿真(直接利用quratus进行功能仿真)
将仿真类型设置为功能仿真(AssignmentssettingSimulatorSettings下拉Function)
Functional表示功能仿真,既不包括时序信息,
Functional表示功能仿真,既不包括时序信息,timinng表示时序仿真。加入线及寄存器的延时信息
建立一个波形文件:
(newVectorWaveformFile)
添加波形文件作为信号输出文件,以便观察信号的输出情况
添加波形文件作为信号输出文件,以便观察信号的输出情况
然后导入引脚(双击Name下面空白区域NodeFinderlist点击):
点击产生端口列表点击如下图添加信号双击弹出右边的对话框
点击产生端口列表
点击如下图添加信号
双击弹出右边的对话框
接下来设置激励信号(单击选择TimingMultipliedby1)
我们自定义的输入信号设置输入信号周期设置仿真的开始及结束时间
我们自定义的输入信号
设置输入信号周期
设置仿真的开始及结束时间
设置b信号源的时候类同设置a信号源,最后一步改为Multipliedby2
然后要先生成仿真需要的网表(工具栏processingGenerateFunctionalSimulationNetlist)
接下来开始仿真(仿真前要将波形文件保存,点击工具栏开始仿真):
由a
由a,b两个信号经过我们设计的模块产生的结果
观察波形,刚好
您可能关注的文档
- PVC电线管敷设指导书.doc
- PVC风管工艺及规范.docx
- pvc给水管道施工方案.doc
- PVC管道施工方法.doc
- PVC胶地板施工工艺流程和技术要求.doc
- PVC木塑护墙板可行性报告.doc
- PVC塑胶地板施工工艺流程和技术要求.docx
- PVC塑胶地面技术交底(图文).doc
- pvc塑胶地面施工工艺-.doc
- PVC塑料线槽配线安装施工方案.doc
- 2024年中国钽材市场调查研究报告.docx
- 2024年中国不锈钢清洗车市场调查研究报告.docx
- 2024年中国分类垃圾箱市场调查研究报告.docx
- 2024年中国水气电磁阀市场调查研究报告.docx
- 2024年中国绿藻片市场调查研究报告.docx
- 2010-2023历年初中毕业升学考试(青海西宁卷)数学(带解析).docx
- 2010-2023历年福建厦门高一下学期质量检测地理卷.docx
- 2010-2023历年初中数学单元提优测试卷公式法(带解析).docx
- 2010-2023历年初中毕业升学考试(山东德州卷)化学(带解析).docx
- 2010-2023历年初中毕业升学考试(四川省泸州卷)化学(带解析).docx
文档评论(0)