第10章 基于FPGA的嵌入式软件测试基础.ppt

第十章基于FPGA的嵌入式软件测试基础本章要点FPGA测试基础介绍FPGA设计规范要求FPGA相关标准规范*/3710.1FPGA测试基础介绍根据逻辑编程原理的不同，FPGA主要分为以下三种：一是基于查找表技术的，二是基于反熔丝技术的，三是基于E2PROM/FLASH技术。FPGA主要应用在视频图像处理、通信领域、数字信号处理和嵌入式领域。典型FPGA的开发流程一般包括功能定义/器件选型、设计输入、功能仿真、综合优化、综合后仿真、实现、布线后仿真、板级仿真以及芯片编程与调试等主要步骤基于查找表技术的FPGA基于查找表技术的FPGA。查找表（Look-Up-Table)简称为LUT，LUT本质上就是一个SRAM，由于LUT主要适合SRAM工艺生产，所以目前大部分FPGA都是基于SRAM工艺的，而SRAM工艺的芯片在掉电后信息就会丢失，一定需要外加一片专用配置芯片，在上电的时候，由这个专用配置芯片把数据加载到FPGA中，然后FPGA就可以正常工作，由于配置时间很短，不会影响系统正常工作基于反熔丝技术的FPGA当高能粒子撞击可编程逻辑器件时，撞击的能量会改变器件中的可配置的SRAM单元的配置数据，使系统运行到无法预知的状态，从而引起整个系统失效。以反熔丝技术为基础的FPGA与以SRAM为基础的FPGA相比，在抗单粒子事件方面具有很大的优势，可靠性高，且抗高低温，常用于宇航系统中，但是基于反熔丝技术的FPGA只能编程一次，且代价昂贵。基于E2PROM/FLASH技术的FPGA相比基于SRAM的FPGA而言，基于Flash的FPGA的主要优势在于其具有非易失性的特性，基于Flash的FPGA采用Flash编程单元来控制FPGA内部的开关逻辑门，基于Flash的FPGA是单芯片结构，在加电之前其配置就是有效的，从而大大节约了成本。从系统安全的角度来看，基于Flash的FPGA具有更高的安全性，硬件出错的几率更小。FPGA系统开发流程10.2FPGA设计规范要求FPGA设计开发过程中，需要遵守相应的准则，首先编写的技术文档要规范，其次设计代码的编写也要遵守相应的编写准则，这些规则主要包含语法设计要求、通用设计要求、跨时钟域设计要求等。语法设计要求VerilogHDL行为描述语言作为一种结构化和过程性的语言，其语法结构非常适合于算法级和RTL级的模型设计，该行为描述语言具有以下功能:可描述顺序执行或并行执行的程序结构用延迟表达式或事件表达式来明确地控制过程的启动时间通过命名的事件来触发其他过程里的激活行为或停止行为提供了条件如if-else，case等循环程序结构提供了可带参数且非零延续时间的任务（task）程序结构提供了可定义新的操作符的函数结构（function）提供了用于建立表达式的算术运算符、逻辑运算符、位运算符erilog语言作为一种结构化的语言非常适用于门级和开关级的模型设计VerilogHDL常见的一些语法，有些语法跟C语言很类似，所以比较容易理解，但也有一些语句则完全不同，应该注意到在Verilog语言中这些语句表示的不是一个直接的计算过程，而表示的是逻辑电路硬件的行为，因此，语句细微的差别其含义有很大的不同通用设计要求遵循代码编写规范书写的代码，很容易阅读、理解、维护、修改、跟踪调试、整理文档。相反代码编写风格随意的代码，通常会很凌乱，会给开发者本人的调试、修改工作带来困难，应遵循以下以下的通用设计要求：格式书写规则同步设计要求初始化复位要求时钟设计要求异步电路处理要求层次化设计要求组合逻辑编程要求触发器编程要求运算符编程要求条件语句编程要求状态机编程要求可靠性设计变成要求安全性设计变成要求IP核编程要求跨时钟域设计要求信号在不同时钟域传输时，容易出现亚稳态的现象，亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态。当一个触发器进入亚稳态时，既无法预测该单元的输出电平，也无法预测何时输出才能稳定在某个正确的电平上。在这个稳定期间，触发器输出一些中间级电平，或者可能处于振荡状态，并且这种无用的输出电平可以沿信号通道上的各个触发器级联式传播下去。例如：从A时钟域出来的信号DA直接进入B时钟域，从图10-18中可以看出，如果A信号在B时钟的上升沿发生变化，便会出现不定态。跨时钟域设计要求遇到信号跨时钟域传输，应当考虑如下几种设计方法。单比特信号跨时钟域传输若信号从慢时钟域到快时钟域传输，这种情况下，由于信号本身可以保证被采样，当信号为脉冲信号时，需要在目的时钟域进行脉冲恢复，保证信号都可以被采到。若信号从快时钟域到慢时钟域传输