昌航通信工程相关课程实验上课补充练习.pptxVIP

下载本文档

0
0
约1.47千字
约 7页
2024-07-04 发布于北京
举报
版权申诉

昌航通信工程相关课程实验上课补充练习.pptx

1、本文档共7页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

补充练习——VHDL语言基础

一、下面程序是1位十进制计数器的VHDL描述，试补充完整。LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYCNT10IS PORT(CLK:INSTD_LOGIC; Q:OUTSTD_LOGIC_VECTOR(3DOWNTO0));ENDCNT10;ARCHITECTUREbhvOFCNT10IS SIGNALQ1:STD_LOGIC_VECTOR(3DOWNTO0);BEGIN

PROCESS(CLK) BEGIN IFCLKEVENTANDCLK=1THEN --边沿检测 IFQ110THEN Q1=(OTHERS=0); --置零 ELSE Q1=Q1+1;--加1 ENDIF; ENDIF; ENDPROCESS; Q=Q1;ENDbhv;

二、阅读下列VHDL程序，画出原理图（RTL级）LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYHADIS PORT(a:INSTD_LOGIC; b:INSTD_LOGIC; c:OUTSTD_LOGIC; d:OUTSTD_LOGIC);ENDENTITYHAD;ARCHITECTUREfh1OFHADISBEGIN c=NOT(aNANDb); d=(aORb)AND(aNANDb);ENDARCHITECTUREfh1;

三、执行下列语句后Q的值等于？……SIGNALE:STD_LOGIC_VECTOR(2TO5);SIGNALQ:STD_LOGIC_VECTOR(9DOWNTO2);……E=(2=’1’,4=’0’,OTHERS=’1’);Q=(2=E(2),4=E(3),5=’1’,7=E(5),OTHERS=E(4));……A． B.C.D.

四、请选择1.一个项目的输入输出端口是定义在。A.实体中 B.结构体中C.任何位置 D.进程体2.描述项目具有逻辑功能的是。A.实体 B.结构体C.配置 D.进程3.关键字ARCHITECTURE定义的是。A.结构体 B.进程C.实体 D.配置4.MAXPLUSII中编译VHDL源程序时要求。A.文件名和实体可不同名B.文件名和实体名无关C.文件名和实体名要相同D.不确定5.1987标准的VHDL语言对大小写是。A.敏感的 B.只能用小写C.只能用大写 D.不敏感