verilog语言及程序设计.pptVIP

时序控制时延控制表示在语句执行前的“等待时延”。使用格式有两种：＃时延值＃（最小时延：典型时延：最大时延）例：＃3c＝a；hwadee**Verilog语言及程序设计四川华迪信息技术有限公司Version1.1阻塞语句在verilog中的应用阻塞语句，顾名思义，即本条语句具有影响下一条语句的作用，如果该条语句没有执行完，那么下条语句不可能进入执行状态的阻塞语句最能体现verilogHDL和C语言之间的血缘关系，比如，在时钟沿触发的always进程里，若先执行b=c，再执行a=b，那么本质上，在一个时钟沿触发里面，a=c成立，即是说，不要b变量，直接在进程里赋值a=c，结果是一样的。这和c语言中b=c,a=b性质相同非阻塞语句在verilog中的应用非阻塞语句,顾名思义，本条语句不影响下一条语句的作用,更能体现硬件电路的特点。这正是非阻塞语句广泛应用于时序逻辑电路的原因。如果在一个时钟沿触发的always进程里面，b=c,a=b那么就不可能直接在进程里面赋值a=c.因为c的值要经过两个时钟延迟才传到a里面，如果c为1，b为0，a为1的话，那么在在非阻塞语句的进程里面，第一个时钟沿到来，a为0,第二个时钟沿到来,a为1（注:在一次触发进程里，无论是阻塞和非阻塞语句，每条语句只能执行一次）

阻塞语句与非阻塞语句使用注意事项